داخل خطة AMD لاستثمار أكثر من 10 مليارات دولار في تايوان لبناء الجيل القادم من رقائق الذكاء الاصطناعي

الشركاء الرئيسيون في تايوان

شركة ASE Technology Holding

تُعد ASE واحدة من أكبر شركات التغليف والاختبار لأشباه الموصلات في العالم. تتعاون AMD معها لتطوير تقنيات تغليف متقدمة موجهة خصيصًا لمعالجات الأداء العالي والذكاء الاصطناعي.

شركة Siliconware Precision Industries (SPIL)

شركة SPIL، التابعة لمجموعة ASE، تشارك أيضًا في تطوير تقنيات الربط والتغليف الجديدة التي تهدف إلى تحسين الأداء وكفاءة الطاقة في أنظمة الذكاء الاصطناعي.

شركاء آخرون في سلسلة التوريد

تشير بعض التقارير الصناعية إلى احتمال مشاركة شركات إضافية مثل Powertech Technology (PTI) ضمن منظومة التغليف والاختبار، لكن تفاصيل الالتزامات المحددة لا تزال أقل وضوحًا في الإعلانات الرسمية.

التكنولوجيا الأساسية: تغليف 2.5D بتقنية EFB

أحد أهم محاور الخطة هو تطوير تقنية تغليف متقدمة تعرف باسم EFB‑based 2.5D (Elevated Fanout Bridge)، وهي نوع من البنى التي تربط عدة شرائح داخل حزمة واحدة باستخدام جسور اتصال عالية السرعة.

هذه التقنية تمنح عدة مزايا رئيسية:

• زيادة عرض النطاق الترددي بين الشرائح داخل المعالج
• تحسين كفاءة استهلاك الطاقة
• إمكانية بناء أنظمة متعددة الشرائح أكثر قابلية للتوسع

وهي عناصر أساسية في تصميم المعالجات الحديثة، خاصة تلك التي تعتمد على هندسة الـChiplet ودمج ذاكرة النطاق العالي HBM وروابط اتصال فائقة السرعة.

دعم معالجات EPYC “Venice”

الاستثمار مرتبط مباشرة بالجيل السادس من معالجات الخوادم AMD EPYC، التي تحمل الاسم الرمزي Venice.

وفق التقارير، تتميز هذه المعالجات بـ:

• تصنيعها باستخدام تقنية 2 نانومتر من شركة TSMC في تايوان
• تصميم مخصص للحوسبة عالية الأداء والذكاء الاصطناعي
• الاستفادة من التغليف المتقدم لتحسين الاتصال بين الشرائح داخل المعالج

باستخدام بنية EFB الجديدة، يمكن زيادة عرض النطاق بين الشرائح والذاكرة، ما يرفع الأداء لكل واط ويتيح تشغيل أحمال عمل ضخمة في مراكز البيانات.

منصة Helios: أنظمة ذكاء اصطناعي على مستوى الرف

لا يقتصر طموح AMD على تصنيع المعالجات فقط، بل يتجه نحو تقديم منصات ذكاء اصطناعي كاملة على مستوى رف الخوادم عبر منصة Helios.

تجمع هذه المنصة عادة بين:

• معالجات EPYC Venice
• مسرعات AMD Instinct MI450X أو غيرها من سلسلة MI400
• أنظمة ذاكرة واتصال عالية النطاق

تهدف هذه الأنظمة إلى تشغيل مراكز بيانات الذكاء الاصطناعي الضخمة، ومن المتوقع أن تبدأ عمليات النشر على نطاق متعدد الجيجاواط بدءًا من النصف الثاني من عام 2026.

لماذا أصبح التغليف المتقدم هو الاختناق الحقيقي؟

في الماضي، كان التحدي الرئيسي هو تصنيع الرقائق نفسها. اليوم تغيّر الوضع: العديد من المعالجات الحديثة تتكون من عدة شرائح منفصلة مع ذاكرة مكدسة وروابط عالية السرعة.

وهذا يعني أن القدرة على تجميع هذه المكونات في حزمة واحدة بكفاءة أصبحت عاملاً حاسمًا في الإنتاج.

استثمار AMD في تايوان يستهدف تعزيز قدراتها في مجالات مثل:

• دمج الشرائح المتعددة (Chiplet Integration)
• دمج ذاكرة HBM عالية النطاق
• الربط الهجين ثلاثي الأبعاد (3D Hybrid Bonding)
• التجميع والاختبار المتقدم للحزم

وهي تقنيات أساسية لبناء أنظمة الحوسبة المكثفة المستخدمة في تدريب نماذج الذكاء الاصطناعي الحديثة.

تعزيز المنافسة مع Nvidia

ينظر كثير من المحللين إلى هذه الخطوة باعتبارها جزءًا من استراتيجية AMD لمنافسة Nvidia بشكل أكثر قوة في سوق الذكاء الاصطناعي لمراكز البيانات.

من خلال الاستثمار في منظومة تايوان، تسعى AMD إلى:

• ضمان الوصول طويل الأمد إلى قدرات التغليف المتقدمة
• تقليل مخاطر سلاسل التوريد في تصنيع العتاد الخاص بالذكاء الاصطناعي
• تقديم منصات متكاملة مثل Helios بدلًا من بيع رقائق منفردة فقط

بهذه الطريقة تحاول AMD التحول من مجرد مصمم للرقائق إلى مزود متكامل للبنية التحتية للذكاء الاصطناعي القادرة على تشغيل أكبر مراكز البيانات في العالم.

الصورة الأكبر

تكشف هذه الخطوة عن تحول مهم في صناعة أشباه الموصلات: التفوق في الذكاء الاصطناعي لم يعد يعتمد فقط على تصميم الرقائق، بل على قوة النظام الصناعي الكامل الذي يدعمها.

ومن خلال تعميق شراكاتها مع شركات التغليف التايوانية وتطوير تقنيات ربط جديدة، تحاول AMD ضمان أن معالجات Venice ومنصة Helios ستكون قادرة على تلبية الطلب العالمي المتسارع على قدرات الحوسبة الخاصة بالذكاء الاصطناعي.