TSMC تراهن على التغليف المتقدم والفوتونيات لرفع حوسبة الذكاء الاصطناعي 50 مرة

كانت الرسالة الأساسية لشركة TSMC في معرض SEMICON Taiwan 2026 واضحة: المرحلة المقبلة من الذكاء الاصطناعي لن تُحسم بمجرد تصنيع معالجات أسرع أو بناء نماذج أكبر، بل بقدرة النظام بأكمله على نقل البيانات بكفاءة. ولهذا تجمع الشركة بين تقنيات التصنيع المتقدمة، والتكديس ثلاثي الأبعاد SoIC، والتغليف ثنائي الأبعاد ونصف CoWoS، والفوتونيات السيليكونية. 13

الهدف الكبير: حوسبة أعلى بـ50 مرة بحلول 2029

تتوقع TSMC أن يؤدي دمج تقنيتي SoIC وCoWoS إلى رفع أداء حوسبة النظام إلى نحو 50 ضعف مستواه في 2024 بحلول عام 2029. ولا يعكس هذا الرقم تطوير المعالج وحده، بل الانتقال إلى دمج عدة قوالب حوسبة، وذاكرة عالية النطاق الترددي، ووصلات بينية عالية الكثافة داخل نظام واحد. 3

وتتضمن خارطة طريق منصة 3DFabric، وفق التقارير، دمج N2P مع N3P عبر SoIC في 2026، ثم دمج A14 مع A14 في 2029، مع وصول مسافة الوصلات البينية إلى 4.5 ميكرومتر. وتهدف هذه الخطوات إلى زيادة كثافة وكفاءة الاتصالات بين المكونات المكدسة أو المتجاورة. 315

لماذا أصبح الاستدلال محرك الطلب الرئيسي؟

قالت أبريل لي، مديرة تطوير أعمال الذكاء الاصطناعي والحوسبة عالية الأداء في TSMC، إن الطلب على الحوسبة المخصصة للذكاء الاصطناعي ينمو بنحو خمسة أضعاف سنوياً، مشيرة إلى ارتفاع حجم رموز الاستدلال بنحو 500 مرة تقريباً مقارنة بعام 2022. 13

ويشير الاستدلال إلى المرحلة التي يستخدم فيها النظام نموذج الذكاء الاصطناعي للرد على المستخدمين أو تنفيذ المهام، بدلاً من مرحلة تدريب النموذج. وتستهلك أنظمة التفكير والذكاء الاصطناعي الوكيلي رموزاً أكثر بكثير في كل تفاعل، بينما صُممت وكلاء المؤسسات وتطبيقات الذكاء الاصطناعي الفيزيائي للعمل بصورة مستمرة ضمن مهام واقعية. 123

وتكمن أهمية ذلك في أن البنية التحتية المقبلة لن تُبنى فقط لتدريب نماذج أكبر، بل لتشغيل استدلالات كثيفة ومتواصلة. فزيادة عدد المستخدمين، وتكرار الاستفسارات، وحجم المعالجة المطلوبة لكل استفسار، تفرض ضغوطاً إضافية على المسرّعات والذاكرة والشبكات والطاقة والتبريد.

عنق الزجاجة ليس في الحساب وحده

تستند حجة TSMC بشأن التصميم على مستوى النظام إلى مشكلة كفاءة أساسية: قد تمثل حركة البيانات ما يصل إلى 60% من النشاط في أحمال الذكاء الاصطناعي المعتادة، في حين قد تعمل مسرّعات الذكاء الاصطناعي مرتفعة التكلفة عند معدل استخدام أقل من 40%. 123

لذلك، قد لا تؤدي إضافة قدرات حسابية جديدة وحدها إلى مكاسب متناسبة. فالنظام يحتاج أيضاً إلى نقل البيانات بين منطق المعالجة والذاكرة، وعبر الحزم الإلكترونية ورفوف الخوادم ومركز البيانات، من دون استنزاف الطاقة أو تجاوز قدرات التبريد.

وتقترح TSMC تحسين المسار بأكمله، من الحوسبة والذاكرة إلى الوصلات البينية والتخزين وتوزيع الطاقة والتبريد والرفوف والبنية التحتية لمراكز البيانات. ووفق هذا التصور، لا يعود التغليف المتقدم مجرد خطوة تصنيع، بل يصبح جزءاً من هندسة نظام الذكاء الاصطناعي نفسه.

حزم CoWoS أكبر لأنظمة متعددة القوالب

تنتج TSMC حالياً حزم CoWoS بحجم 5.5 أضعاف مساحة القناع، وتخطط للانتقال إلى حزم بحجم 14 ضعفاً تقريباً بحلول 2028، مع تكوينات يُقال إنها ستضم نحو 10 قوالب حوسبة و20 رزمة من ذاكرة HBM. 3

وتعني CoWoS اختصاراً لتقنية «رقاقة على رقاقة على ركيزة»، وهي تضع منطق المعالجة والذاكرة ذات النطاق الترددي العالي داخل حزمة مترابطة بإحكام. وتسمح المساحة الأكبر بدمج قدر أكبر من الحوسبة والذاكرة، من دون الاعتماد على قالب واحد ضخم.

كما يعكس هذا النهج الحدود العملية لتصنيع الشرائح المتقدمة. فتقسيم النظام إلى عدة قوالب قد يمنح الشركات مرونة أكبر في التصنيع، لكنه يجعل تصميم الحزمة، وكثافة الوصلات، والاختبارات، والإدارة الحرارية أكثر تعقيداً وأهمية.

الفوتونيات السيليكونية تضيف طبقة جديدة

قدمت TSMC الفوتونيات السيليكونية والبصريات المدمجة مع الحزمة باعتبارهما وسيلة لمعالجة حدود الوصلات الكهربائية داخل بنية الذكاء الاصطناعي. وتشير خارطة طريق منصة COUPE إلى ارتفاع النطاق الترددي من 3.2 تيرابت في الثانية إلى أكثر من 12.8 تيرابت في الثانية. كما توقعت TSMC أن تتجاوز الفوتونيات السيليكونية نصف سوق أجهزة الإرسال والاستقبال البصرية بحلول 2027، في حين يُتوقع أن يبدأ بعض الموردين الإنتاج الكمي للبصريات المدمجة مع الحزمة في أواخر 2026. 3

والهدف الأوسع هو تقريب الوصلات البصرية من حزمة الحوسبة. فخفض المسافة بين المكونات الإلكترونية والفوتونية يمكن أن يدعم نطاقاً ترددياً أعلى وكفاءة أفضل في استهلاك الطاقة، لكنه يضيف متطلبات جديدة تتعلق بالليزر وموصلات الألياف البصرية والتغليف والتحقق من الأداء. 1013

الطاقة الإنتاجية لا تزال التحدي الأصعب

لا تلغي خارطة الطريق مشكلة الإمدادات. وتقدر الصناعة أن تصل طاقة TSMC في تغليف CoWoS إلى نحو 120 ألفاً إلى 140 ألف رقاقة شهرياً بحلول أواخر 2026، مقارنة بنحو 13 ألفاً إلى 16 ألف رقاقة شهرياً في أواخر 2023. وهذه تقديرات سوقية، وليست رقماً رسمياً أعلنته TSMC في التغطية الخاصة بفعاليات SEMICON Taiwan. 636

كما قدرت تقارير موجهة إلى المستثمرين أن فجوة العرض والطلب على CoWoS قد تتقلص من نحو 20% إلى حوالي 10% بنهاية 2026 مع توسع الطاقة الإنتاجية. وسيكون ذلك تحسناً ملحوظاً، لكنه يعني أن الطلب سيظل أكبر من المعروض. 36

ويمثل توزيع الطاقة الإنتاجية خطراً إضافياً. فقد أشارت تقارير إلى أن Nvidia قد تستحوذ على نحو 60% من طلب أو إنتاج CoWoS لدى TSMC في 2026، ما يترك AMD وBroadcom ومزودي الخدمات السحابية الكبار للتنافس على بقية الطاقة. وهذه النسبة تحليل سوقي، وليست رقماً جديداً أعلنته TSMC في SEMICON Taiwan. 4

من تصنيع الرقائق إلى تنسيق منظومة الذكاء الاصطناعي

يتجاوز التغيير الاستراتيجي مجرد ترقية تقنية التغليف. فقد وصفت لي دور TSMC بأنه يمتد من السيليكون إلى مركز البيانات، وصولاً إلى الرمز الذي يولده نظام الذكاء الاصطناعي. 1

وقد يجعل ذلك الشركة منسقاً أكثر أهمية للمنظومة المادية للذكاء الاصطناعي، بما يشمل منطق المعالجة المتقدم، ودمج ذاكرة HBM، والتغليف المتقدم، وواجهات الإدخال والإخراج البصرية، والتصميم الحراري، وتوزيع الطاقة، والتحقق من الأنظمة.

لكن تحقيق قفزة الحوسبة المعلنة لن يتوقف على إنتاج الرقائق والحزم فقط. فالتحديات تشمل أيضاً المكونات البصرية والليزر والاختبارات والتبريد، إضافة إلى التنسيق بين شبكة واسعة من الموردين.

في المحصلة، تراهن TSMC على «تصنيع الذكاء الاصطناعي على نطاق صناعي» عبر التكامل. وتبدو قفزة الأداء البالغة 50 مرة طموحة، لكن خارطة الشركة توضح أن تحقيقها يتطلب حل مشكلة الوصلات بين المكونات وتوسيع سلسلة الإمداد التي تصنعها، بقدر ما يتطلب إنتاج رقائق أسرع.