تشريح شريحة كيرين 9030 برو: معجزة هندسية بثمن باهظ

تم تحقيق كل هذا بدون الاعتماد على أي من أدوات EUV المحظورة، بالاعتماد الكامل على تقنيات الأشعة فوق البنفسجية العميقة (DUV) المتعددة الأنماط، وعلى التحسين المشترك بين التصميم والتكنولوجيا (DTCO) . والنتيجة هي إنجاز هندسي حقيقي، لكن SemiAnalysis تشدد على التكاليف الباهظة: تعقيد شديد في العملية، عائد إنتاجي منخفض، ونفقات عالية تمنع N+3 من مضاهاة TSMC N6 من حيث النضج أو الكلفة .

يصف التقرير باستمرار تقنية N+3 بأنها الجيل الثالث من عمليات تصنيع فئة 7 نانومتر من SMIC، وليست عقدة 5 نانومتر حقيقية . وأكد تشريح سابق أجرته TechInsights في ديسمبر 2025 استنتاجات مماثلة، واضعاً N+3 عند كثافة فئة 6 نانومتر تقريباً، أي أقل من عقد 5 نانومتر الحقيقية لدى TSMC وسامسونج .

الأداء: متأخر بثلاث سنوات عن الشرائح الرائدة الحالية

يضع تحليل الأداء الذي أجرته SemiAnalysis شريحة Kirin 9030 Pro على أنها متأخرة بثلاث سنوات تقريباً عن أحدث الشرائح الرائدة، وفي كثير من الحالات تبدو الفجوة أكبر .

المعالج المركزي (CPU)

• نواتها الرئيسية Taishan v124 بتردد 2.75 جيجاهرتز، لديها أداء لكل دورة ساعة (IPC) مماثلة لنواة Arm Cortex-X2 من عام 2021 .
• نواة Apple M1 Firestorm الصادرة عام 2020 لا تزال تتفوق بنسبة 35% في أداء IPC. بينما تتفوق أحدث نواة Apple M5 P-core بنسبة 60% في IPC وتحقق أداءً مطلقاً أعلى بـ 2.7 مرة .
• نتائج كيرين 9030 برو في اختبار Geekbench 6 تبلغ حوالي 1,131 نقطة للأداء أحادي النواة / 4,277 نقطة للأداء متعدد الأنوية، وهي أقل من شريحة Snapdragon 8 Elite Gen 5 بأكثر من 300% في الأداء أحادي النواة و 245% في الأداء متعدد الأنوية .

معالج الرسوميات (GPU)

• معالج الرسوميات الداخلي Maleoon 935 يعادل تقريباً مستوى الشرائح الرائدة لعام 2022 ويتفوق قليلاً على Snapdragon 8+ Gen 1 في اختبار 3DMark Wild Life Extreme .
• لكن عند مقارنته بـ Snapdragon 8 Elite Gen 5 الحالي، تتسع الفجوة إلى 2.4x إلى 2.6x لصالح الأخير .

كفاءة الطاقة
فجوة كفاءة الطاقة أوسع من فجوة الأداء الخام. سلطت SemiAnalysis الضوء على مقارنة صادمة: نواة التوفير في الطاقة من أبل تقدم أداءً صحيحاً (Integer) أعلى بنسبة 20% بينما تستهلك حوالي 1 واط فقط، مقارنة بنواة الأداء الرئيسية في هواوي التي تستهلك 4.5 واط . السبب الجذري، كما ترى SemiAnalysis، لا يكمن في قدرة التصميم - فتصميم أنوية هواوي قريب من مستوى رواد الصناعة في الجيل السابق - بل في العجز التصنيعي. فأبل وكوالكوم تعملان على تقنيات TSMC N4 و N3P، مما يمنحهما مزايا أساسية في منحنى الجهد والتردد لا يمكن لـ SMIC مضاهاتها بتقنيتها N+3 المعتمدة على DUV فقط .

LogicFolding: رهان هواوي الاستراتيجي لتجاوز العقوبات

تضع SemiAnalysis مبادرة هواوي "LogicFolding" كاستجابة استراتيجية مباشرة لمنعها من تقنيات EUV، وهي تمثل تحولاً بعيداً عن التقلص التقليدي للترانزستورات نحو التكديس ثلاثي الأبعاد كمتجه أساسي للتطوير . وقد كشفت هواوي النقاب عن هذه البنية علناً في مؤتمر IEEE ISCAS 2026 في شنغهاي في 25 مايو 2026 .

قانون تاو (τ) للتطوير
اقترحت هي تينغبو، رئيسة قطاع أشباه الموصلات في هواوي، قانون تاو للتطوير كبديل لقانون مور. بدلاً من التقلص الهندسي للترانزستورات، يتحول التركيز إلى تقليل زمن عبور الإشارة من خلال التكامل الرأسي وتوصيلات بينية أكثر إحكاماً بين الرقائق .

بنية LogicFolding
تقوم تقنية LogicFolding بتكديس الدوائر الرقمية والتناظرية ودوائر الذاكرة بشكل عمودي في طبقات نشطة، باستخدام تقنية "الربط الهجين" المتقدمة لتقصير المسارات الحرجة عبر الرقائق . تدّعي هواوي أن هذا يحقق زيادة بنسبة 55% في كثافة الترانزستور و 41% تحسناً في كفاءة الطاقة على عقدة تصنيع ثابتة . وتقول الشركة أنه تم بالفعل إنتاج 381 شريحة بكميات كبيرة باستخدام هذه المبادئ على مدى السنوات الست الماضية .

تستهدف خارطة الطريق الإنتاج الكمي لفئة 1.4 نانومتر بحلول عام 2031، بدون استخدام تقنية EUV . من المتوقع أن تصل شريحة Kirin 2026 القادمة (في خريف 2026) إلى كثافة 238 مليون ترانزستور/مم² تقريباً، لمضاهاة كثافة Intel 18A، مع تردد نواة أداء يبلغ 3.1 جيجاهرتز . ومن المخطط أن تصل الترددات في النسخ السنوية اللاحقة إلى 3.39 جيجاهرتز (2027)، و 3.71 جيجاهرتز (2028)، و 3.97 جيجاهرتز (2029) . كما أشارت SemiAnalysis إلى أن مسافة الربط الهجين لدى هواوي تبلغ بالفعل 1.5 ميكرومتر لشريحة 2026، وستتقلص إلى 1 ميكرومتر العام المقبل، مما يمنحها توصيلات بينية أكثر كثافة بـ 16 إلى 36 مرة من المنافسين .

محاذير
تشير SemiAnalysis إلى أن الورقة التقنية الخاصة بهواوي توحي بأن تطبيق LogicFolding ثلاثي الأبعاد الأكثر كثافة لخط مسرعات الذكاء الاصطناعي Ascend قد يتأخر إلى حوالي عام 2030، مع بقاء شرائح Ascend في المدى القريب على تقنيات التغليف 2.5D والرقائق الصغيرة . وهذا يخلق جدولاً زمنياً منقسماً: شرائح Kirin الاستهلاكية تختبر بنية LogicFolding أولاً، بينما تتأخر شرائح الذكاء الاصطناعي المتطورة لعدة سنوات . ويحذر تقرير التشريح من أنه على الرغم من أن المقاييس الفردية لـ N+3 مثيرة للإعجاب، إلا أن العجز الأساسي في العملية التصنيعية لا يزال كبيراً، مما يجعل LogicFolding رهاناً ضرورياً لكنه غير مثبت على المدى الطويل .