Intel Diamond Rapids: معالج Xeon 7 بـ256 نواة وتصميم يضم 22 شريحة

قدّمت Intel خلال مؤتمر Hot Chips 2026 تفاصيل معالج الخوادم من الجيل التالي Diamond Rapids، المقرر طرحه ضمن عائلة Xeon 7 في عام 2027. ويأتي الإصدار الأعلى بمستوى كثافة غير مسبوق في عدد الأنوية، إذ يضم ما يصل إلى 256 نواة أداء Panther Cove، وذاكرة مخبئية مشتركة من المستوى الأخير بسعة تصل إلى 1.28 غيغابايت، ضمن حزمة متعددة الشرائح تتكوّن من 22 قطعة سيليكون. 123

لكن الرقم الأبرز يأتي مع مقايضة مهمة: Diamond Rapids لن يدعم تعدد الخيوط المتزامن، المعروف باسم Hyper-Threading لدى Intel. لذلك فإن المعالج ذي 256 نواة سيقدّم 256 خيطاً عتادياً فقط، فيما تتوقع Intel إعادة دعم SMT مع جيل Coral Rapids اللاحق. 78

ماذا كشفت Intel عن Diamond Rapids؟

لفهم Diamond Rapids بشكل صحيح، من الأفضل النظر إليه كمنصة خوادم متكاملة، لا كمعالج تقليدي أحادي القالب. وتتكوّن أكبر تهيئة من العناصر التالية:

• 16 شريحة حوسبة Intel 18A-P.
• 16 نواة أداء Panther Cove في كل شريحة، بإجمالي 256 نواة.
• أربع شرائح أساس Intel 3-T.
• شريحتا Intel 3 Fabric Hub تتوليان الذاكرة وواجهات الإدخال والإخراج الخارجية.
• 22 شريحة في الحزمة إجمالاً. 13

وتُكدّس شرائح الحوسبة فوق شرائح الأساس باستخدام تقنية التغليف ثلاثي الأبعاد Foveros Direct. ويسمح هذا النهج المعياري بتوزيع الحوسبة والذاكرة المخبئية ووحدات التحكم بالذاكرة وواجهات الإدخال والإخراج على كتل سيليكون متخصصة، بدلاً من جمع كل الوظائف في قالب واحد. 35

نسيج اتصال جديد بدلاً من EMIB

تغيّر Intel أيضاً طريقة تواصل هذه المكوّنات داخل الحزمة. فبدلاً من الاعتماد على نهج EMIB المستخدم في أجيال Xeon سابقة، تستخدم Diamond Rapids اتصال UCIe-S نحاسياً مع بنية Fan-out Fabric لربط كتل الحوسبة بوحدات Fabric Hub. 311

والهدف المعماري المعلن هو توفير نموذج أكثر اتساقاً للوصول إلى الذاكرة عبر الحزمة. وعملياً، قد يقلل ذلك الحاجة إلى أن يتعامل نظام التشغيل أو البرنامج مع فروق حادة بين مناطق الذاكرة المحلية والبعيدة في التهيئات الكبيرة متعددة الشرائح. غير أن هذه الفائدة تظل هدفاً تصميمياً إلى أن تصل الأنظمة الفعلية وتُظهر الاختبارات المستقلة مدى انعكاسها على الأداء.

وتوفّر شرائح الأساس الأربع Intel 3-T جزء الذاكرة المخبئية المشتركة الكبيرة في الحزمة. وتصف Intel والتغطيات التقنية إجماليها بأنه يصل إلى 1.28 غيغابايت من LLC، أي ذاكرة المستوى الأخير. لكن وصف كامل هذه المساحة بأنها ذاكرة «L3» قد يكون تبسيطاً زائداً، لأن المواد المنشورة لا تشرح بعد تسلسل الذاكرة المخبئية بالكامل ولا سلوك الوصول إلى كل مستوى. 12

ذاكرة وواجهات إدخال وإخراج للخوادم كثيفة البيانات

تركّز Diamond Rapids على عاملين قد يحدّان من استفادة الخادم من عدد الأنوية الكبير: عرض نطاق الذاكرة وسعة الاتصال بالأجهزة الأخرى. وتدعم المنصة 16 قناة ذاكرة DDR5 بسرعات تصل إلى DDR5-8000، أو MRDIMM-12,800 وفق نوع الذاكرة والتهيئة المستخدمة. 34

كما توفر ما يصل إلى 128 مساراً من PCIe Gen 6. ويمكن تهيئة منظومة الإدخال والإخراج لدعم PCIe وCXL 3.0 وUPI 3.0، ما يمنح مصممي الخوادم مجالاً أوسع لإضافة المسرّعات، وتوسعة الذاكرة، ومعدات الشبكات، والربط بين المقابس المتعددة. 314

وتكتسب هذه الموازنة أهمية خاصة في التحليلات كثيفة البيانات، والافتراضية، وتنسيق أحمال الذكاء الاصطناعي. فزيادة عدد الأنوية من دون توسيع الذاكرة وواجهات الاتصال قد تترك جزءاً من القدرة الحوسبية من دون بيانات كافية. ويشير تصميم Diamond Rapids ذي 16 قناة ذاكرة ودعم PCIe 6.0 إلى أن Intel تتعامل مع المنصة كاملة، وليس مع عدد الأنوية وحده، باعتبارها ساحة المنافسة الأساسية.

تعليمات جديدة للحوسبة العامة والذكاء الاصطناعي

تذكر مواد Intel الموجهة إلى المطورين أن Diamond Rapids سيدعم Intel APX وAVX10.2، إلى جانب قدرات إضافية ضمن Intel AMX. 56

وتوسّع APX عدد سجلات الأغراض العامة المتاحة لبرمجيات x86. وتقول Intel إن APX يضاعف عدد هذه السجلات من 16 إلى 32، ما قد يقلل عمليات تحميل البيانات من الذاكرة أو تخزينها فيها أثناء تنفيذ الشيفرة المترجمة. 9

أما AMX فتستهدف بصورة أساسية أحمال الذكاء الاصطناعي المعتمدة على المصفوفات، في حين توسّع AVX10.2 قدرات المعالجة المتجهية. وبذلك تحصل Diamond Rapids على أدوات للحوسبة العامة وللمهام المرتبطة بالذكاء الاصطناعي، لكن المكاسب الفعلية ستعتمد على دعم المترجمات، وتحسين البرمجيات، وطبيعة التعليمات المستخدمة في كل حمل.

غياب Hyper-Threading هو أبرز التحفظات

ستكون Diamond Rapids منصة Xeon تعتمد بالكامل على أنوية الأداء، لكنها ستعمل من دون SMT. وقد أقرت Intel بأن التخلي عن تعدد الخيوط قد يضعف موقعها التنافسي في الأحمال التي تستفيد من تشغيل خيطين منطقيين على كل نواة فعلية. وقالت الشركة إن SMT متوقع أن يعود مع Coral Rapids، وهو جيل Xeon التالي المعتمد على أنوية الأداء. 78

ولا يعني غياب SMT بالضرورة تراجع الأداء في كل التطبيقات. فالأحمال الحسابية الكثيفة، أو البرامج المحسّنة جيداً والمتجهية، قد تستفيد قليلاً من خيط عتادي ثانٍ إذا كانت موارد النواة مشغولة بالفعل. في المقابل، قد تحقق الأحمال التي تتوقف كثيراً بانتظار الذاكرة أو التي تركز على زيادة عدد الخيوط المنفذة استفادة أكبر من SMT.

لذلك لا ينبغي التعامل مع رقم 256 نواة باعتباره ضماناً لأداء متفوق في جميع الاستخدامات. وسيحتاج المشترون إلى اختبارات مخصصة لتطبيقاتهم، تشمل قابلية التوسع، وقواعد تركيب الذاكرة، والترددات، واستهلاك الطاقة، وتكاليف تراخيص البرمجيات.

موقع Diamond Rapids في سوق الخوادم

على مستوى المواصفات، تقرّب Diamond Rapids Intel من أعلى تصاميم خوادم x86 من حيث كثافة الأنوية. ويتطابق الحد الأعلى المعلن، البالغ 256 نواة، مع عدد الأنوية المرتبط بأعلى إصدارات AMD EPYC Venice، فيما تضع الذاكرة المخبئية الكبيرة والذاكرة ذات 16 قناة واتصال PCIe Gen 6 المنصة في الفئة العامة نفسها من منصات مراكز البيانات كثيفة النطاق الترددي. 21436

لكن هذه المواصفات لا تحسم جهة التفوق في الأداء. فلم تنشر Intel بعد كامل مواصفات المنتجات النهائية أو الأسعار أو اختبارات مستقلة للتطبيقات تتيح مقارنة مباشرة. كما أن عدد الأنوية وحده لا يكشف عوامل مهمة مثل سرعة التشغيل، وزمن الوصول إلى الذاكرة، واستهلاك الطاقة المستمر، وكفاءة البرمجيات، وتوافر الأنظمة.

وعليه، يبقى السؤال التجاري واضحاً: هل ستتمكن Intel من تقديم أداء كافٍ لكل واط، وقيمة مقنعة للتكلفة الإجمالية للملكية، عندما تصل Diamond Rapids إلى الخوادم في 2027؟ يعالج التصميم عدة نقاط ضغط تقليدية، من كثافة الأنوية وعرض نطاق الذاكرة إلى توسعة الإدخال والإخراج والوصول الأكثر اتساقاً بين الشرائح، لكن الأسعار والاختبارات الواقعية ستحدد ما إذا كانت هذه التحسينات ستقود إلى انتشار واسع.