TSMC A16: كيف قد تعيد شريحة 1.6 نانومتر تشكيل رقائق الذكاء الاصطناعي؟

الخلاصة: ليست مجرد عقدة أصغر

من الأفضل فهم A16 على أنها امتداد عالي الأداء لعائلة TSMC ذات الدقة 2 نانومتر، لا مجرد انتقال اسمي إلى رقم أصغر. تجمع العملية بين ترانزستورات nanosheet وشبكة توصيل الطاقة الخلفية التي تسميها TSMC Super Power Rail (SPR)، بهدف معالجة مشكلتين أساسيتين في معالجات الذكاء الاصطناعي الكبيرة: كثافة الطاقة وازدحام توصيلات الإشارات.

وبحسب تقارير نُشرت في أغسطس 2026، أكملت TSMC تطوير عملية A16 والتحقق منها، وتستعد لبدء الإنتاج واسع النطاق في الربع الرابع من العام. ويتوافق هذا الموعد مع خارطة الطريق التي أعلنتها الشركة سابقًا، رغم أن التقارير الأحدث تستند جزئيًا إلى مصادر في القطاع ووسائل إعلام، وليس إلى إعلان تفصيلي جديد من TSMC نفسها.

ما الذي يميز TSMC A16؟

تعتمد A16 على ركيزتين تقنيتين:

• ترانزستورات nanosheet: تواصل العملية البناء على تقنية الترانزستورات ذات البوابة المحيطة بالكامل، التي ظهرت ضمن عائلة TSMC ذات الدقة 2 نانومتر.
• Super Power Rail: وهو اسم TSMC لشبكة توصيل الطاقة من الجانب الخلفي. فبدل تمرير الطاقة والإشارات عبر مساحة التوصيلات الأمامية نفسها، تُنقل شبكة الطاقة إلى خلف السيليكون.

تكمن أهمية هذا الفصل في أن معالجات الذكاء الاصطناعي والحوسبة عالية الأداء تحتاج إلى شبكات طاقة كثيفة وتوصيلات إشارات معقدة في الوقت نفسه. ومن المفترض أن يؤدي تقليل الازدحام في الجانب الأمامي إلى إتاحة مساحة أكبر لمسارات الإشارة وتحسين إيصال الطاقة إلى الدوائر المنطقية التي تعمل تحت أحمال مرتفعة.

لذلك، لا تتمثل قيمة A16 في تصغير الترانزستورات فحسب، بل في إعادة تنظيم الطريقة التي تتوزع بها شبكات الطاقة والإشارات داخل الرقاقة.

مكاسب الأداء والكفاءة مقارنةً بـ N2P

وفق الأرقام المعلنة في تقارير تقنية مرتبطة بالعملية، تستهدف A16 مقارنةً بعملية N2P المحسّنة ما يلي:

• زيادة السرعة بنسبة 8–10% عند مستوى استهلاك الطاقة نفسه.
• خفض استهلاك الطاقة بنسبة 15–20% عند مستوى السرعة نفسه.
• رفع كثافة الرقاقة بنسبة 8–10%، بما يشمل المنطق وذاكرة SRAM.

لكن هذه الأرقام تصف مقارنة بين منصتي تصنيع في ظروف محددة، ولا تعني أن كل معالج يعتمد A16 سيكون أسرع تلقائيًا بنسبة 10% أو أقل استهلاكًا للطاقة بنسبة 20%. فالنتيجة النهائية تتأثر بمعمارية الشريحة، ومكتبات التصميم، وقواعد التصنيع، والجهد الكهربائي، والتبريد، والتغليف، وطبيعة أعباء العمل.

كذلك، لا تعني زيادة الكثافة أن حجم كل معالج نهائي سينخفض بالضبط بنسبة 8–10%. المقصود هو ارتفاع قدرة منصة التصنيع على وضع عدد أكبر من دوائر المنطق وذاكرة SRAM في المساحة نفسها. وقد يختار المصممون استخدام هذه المساحة لإضافة وحدات حسابية، أو تكبير ذاكرة التخزين المؤقت، أو دمج مزيد من الوصلات، أو تقليص حجم القالب نفسه.

لماذا تستهدف A16 الذكاء الاصطناعي والحوسبة عالية الأداء؟

تستهدف A16 بصورة رئيسية المعالجات عالية الأداء، ولا سيما مسرّعات الذكاء الاصطناعي ومعالجات مراكز البيانات. وتفرض هذه الرقائق متطلبات استثنائية على توصيل الطاقة، وعرض نطاق الاتصالات الداخلية، والإدارة الحرارية.

قد لا يكفي رفع كثافة الترانزستورات إذا بقيت الطاقة محاصرة في شبكة توصيل مزدحمة، أو إذا منعت مسارات الإشارة المعقدة المصمم من الاستفادة الكاملة من قدرة المعالجة. وهنا تحاول SPR معالجة الاختناق من جذوره.

ومن الناحية العملية، يمكن للمصمم استخدام مكاسب العملية لتحقيق أحد ثلاثة أهداف: أداء أعلى، أو استهلاك طاقة أقل، أو وظائف أكثر ضمن مساحة قريبة من السابقة. وهذه المفاضلات مهمة خصوصًا في مراكز البيانات، حيث لا يقتصر أداء مسرّعات الذكاء الاصطناعي على عدد العمليات الحسابية، بل يتأثر أيضًا بالكهرباء والتبريد وسرعة نقل البيانات بين شرائح الحزمة الواحدة.

حلقة وصل بين N2P وA14

تضع خارطة طريق TSMC عملية A16 بين جيلَي N2/N2P وعملية A14 من فئة 1.4 نانومتر. ووفق التقارير وتعليقات الشركة على نتائج الأعمال، من المقرر أن يبدأ إنتاج A14 على نطاق واسع في 2028.

وهذا يمنح A16 دورًا استراتيجيًا محددًا: فهي تقدم توصيل الطاقة من الجانب الخلفي إلى العملاء ذوي المتطلبات الأعلى قبل الانتقال إلى جيل تصنيع جديد بالكامل. وبذلك، تمثل A16 جسرًا تقنيًا بين عائلتي 2 نانومتر و1.4 نانومتر، مع إضافة تغيير مهم في بنية الطاقة والتغليف بالنسبة إلى تصاميم الذكاء الاصطناعي الكبيرة.

مع ذلك، لم تكن التقارير حول الجدول الزمني متسقة تمامًا. فقد تحدثت بعض التغطيات خلال 2026 عن احتمال تأجيل A16، بينما واصلت تقارير لاحقة ومواد تقنية الإشارة إلى الإنتاج في النصف الثاني من العام أو في الربع الرابع. والاستنتاج الأكثر تحفظًا هو أن الربع الرابع من 2026 يظل موعدًا مستهدفًا وفق التقارير، وليس ضمانًا بأن الإنتاج التجاري الواسع قد أصبح مؤكدًا بالفعل.

موقع TSMC أمام Samsung وIntel

أفادت تقارير بأن Samsung نقلت هدف الإنتاج واسع النطاق لعملية SF1.4 من 2027 إلى 2029، في وقت تركز فيه على تحسين عائلة SF2 ذات الدقة 2 نانومتر، ورفع الإنتاجية واستقرار التصنيع. وإذا صحت هذه الخطة، فستحصل TSMC على وقت إضافي لتوسيع A16 ثم الانتقال إلى A14 قبل وصول عملية Samsung المنافسة من فئة 1.4 نانومتر إلى الإنتاج الكمي.

أما Intel، فتظل منافسًا مهمًا في تقنيات التصنيع المتقدمة وتوصيل الطاقة الخلفي، مع عملية 18A وعقدة 14A المخطط لها ضمن سباق أوسع على رقائق الجيل المقبل.

لكن مقارنة أسماء العقد مثل «1.6 نانومتر» و«1.4 نانومتر» بين شركات التصنيع ليست مباشرة. فالأهم من الرقم هو معدل الإنتاجية، ومكتبات التصميم، وتأهيل العملاء، والتكلفة، والتغليف، والأداء الفعلي للرقاقة عند تشغيلها في النظام.

لذلك، قد يحسن جدول A16 موقع TSMC التنافسي، لكنه لا يثبت وحده أن الشركة تتفوق على Intel في كل مقياس تقني أو تجاري. الاختبار الحقيقي سيكون قدرة العملاء على تحويل وعود العملية إلى منتجات ذات إنتاجية تصنيع مرتفعة، وبحجم كافٍ، وتكلفة مفيدة.

استثمار بقيمة 29.4 مليار دولار… لكنه ليس تكلفة A16 وحدها

ذكرت تقارير أن مجلس إدارة TSMC وافق على استثمار يقارب 29.4425 مليار دولار لتوسيع قدرات العمليات المتقدمة والتغليف المتقدم، إلى جانب تحديث عمليات التصنيع الناضجة والمتخصصة وبناء مصانع جديدة.

كما أفادت تقارير منفصلة بأن خطة الإنفاق الرأسمالي الإجمالية للشركة في 2026 ارتفعت إلى 60–64 مليار دولار، بما يعكس استمرار الاستثمار في التصنيع المتقدم والتغليف المتطور.

ولا ينبغي اعتبار أي من الرقمين تكلفة مباشرة لعملية A16 وحدها؛ فهما يرتبطان ببرامج أوسع للبنية التحتية والقدرات التي تخدم أجيالًا متعددة من تقنيات التصنيع والتغليف. كما أن رقم 29.4 مليار دولار يستند، وفق الأدلة المتاحة هنا، إلى تقارير إعلامية عن ميزانية استثمارية أقرها مجلس الإدارة، وليس بالضرورة إلى إعلان منفصل مخصص بالكامل لـA16.

عنق الزجاجة قد يكون في التغليف لا في التصنيع

إنتاج قالب المعالجة المتقدم ليس سوى مرحلة واحدة من سلسلة توريد رقائق الذكاء الاصطناعي. فالمعالج يحتاج أيضًا إلى ذاكرة عالية النطاق، وركائز، ووسائط ربط، وتجميع واختبار. وقد أفادت تقارير بأن قدرات TSMC في التغليف المتقدم CoWoS ظلت محجوزة بالكامل مع استمرار ارتفاع الطلب على رقائق الذكاء الاصطناعي.

وتشير تقارير قطاعية إلى انتقال جزء من أعمال التغليف الخلفية لعملاء مشتركين إلى منشآت Intel في ماليزيا. وإذا تأكد ذلك، فسيكون استجابة محدودة لضغط الطاقة الاستيعابية، وليس دليلًا على أن TSMC نقلت بصورة عامة ملكية تقنية CoWoS الأساسية أو قاعدة تصنيعها إلى منافسها.

وتوضح هذه التطورات أن التفوق في عقدة التصنيع وحده لا يحدد سرعة وصول أجهزة الذكاء الاصطناعي إلى العملاء. فقد تتأخر رقاقة مصنّعة بأحدث تقنية بسبب نقص التغليف، أو ذاكرة HBM، أو الركائز، أو قدرات الاختبار.

وفي الوقت نفسه، أفادت تقارير بأن TSMC تطور أساليب تغليف شبيهة بنهج Intel المعروف باسم EMIB، في محاولة للاستجابة لضغط الطلب على حلول الربط بين القوالب.

صناعة الرقائق تدخل مرحلة «التنافس التعاوني»

تسلط A16 الضوء على تحول أوسع في صناعة أشباه الموصلات. فأنظمة الذكاء الاصطناعي الحديثة تعتمد على شبكة من الشركات تشمل مصانع الشرائح، وموردي الذاكرة، ومصنّعي الركائز، ومزودي التغليف، ومواقع التصنيع الإقليمية.

وهذا يخلق مساحة للتنافس والتخصص في الوقت نفسه. تظل TSMC محورية في المنطق المتقدم وCoWoS، بينما تستطيع Intel المنافسة في تقنيات التصنيع وتوفير قدرات تغليف بديلة. كما يمكن لماليزيا وتايوان ومناطق أخرى أداء أدوار مختلفة في مراحل التصنيع الخلفية.

وبالتالي، فإن انتقال بعض أعمال التغليف بين شركتين متنافستين لا يعني اختفاء المنافسة، بل يعكس مدى أهمية الطاقة الاستيعابية للنظام بأكمله مع تصاعد الطلب على الذكاء الاصطناعي.

بالنسبة إلى عملاء A16، لم يعد السؤال الأساسي هو أي مصنع يملك أصغر رقم معلن لعقدة التصنيع. السؤال الحاسم هو: هل يستطيع المصنع توفير رقائق مؤهلة، وأدوات تصميم مناسبة، وإنتاجية مستقرة، وقدر كافٍ من التغليف المتقدم لشحن أنظمة ذكاء اصطناعي مكتملة وعلى نطاق واسع؟