كل ما نعرفه عن معمارية AMD Zen 7 'غريم لوك': القفزة المنتظرة في عالم المعالجات

من المقرر حالياً أن تدخل عقدة TSMC A14 مرحلة الإنتاج بكميات كبيرة في عام 2028، وهو ما يتوافق مع الجدول الزمني المُبلغ عنه لإطلاق Zen 7 في فئتي الخوادم وسطح المكتب . يلاحظ مراقبو الصناعة أن الجدول الزمني للمنتج يتماشى مع منشأة TSMC Fab 25 P1 في تايتشونغ، والمقرر أن تبدأ الإنتاج التجريبي في 2027 وتكثف الإنتاج الكمي في 2028 .

تقنية التغليف: أول استعمال لـ FOPLP من AMD في معالجات المستهلكين

تحول كبير آخر في تقنية التغليف قيد التقييم حالياً. وفقاً لتقرير سلسلة توريد من TrendForce، تدرس AMD استعمال حل تقنية التغليف على مستوى اللوحة بالمروحة الخارجية (FOPLP) من شركة Powertech Technology (PTI) لدمج شرائح CCDs وشريحة الإدخال والإخراج (I/O die) على الركيزة الأساسية . ستكون هذه هي المرة الأولى التي تستعمل فيها AMD هذه التقنية في معالجات المستهلكين، متجاوزةً تقنية التغليف التقليدية على الركيزة للسماح بكثافة تكامل أعلى.

يركز هذا التحول على طبقة التغليف الأساسية. ستواصل AMD الاعتماد على تقنية SoIC-X للتكديس ثلاثي الأبعاد من TSMC لتصنيع شرائح CCDs والتكديس العمودي لبلاطات ذاكرة 3D V-Cache . يشار إلى أن AMD قامت بالفعل بتأهيل أول جسر تضمين بمروحة خارجية (EFB) بتقنية 2.5D على مستوى اللوحة في الصناعة مع PTI باستعمال FOPLP، وهي تقنية سبق استعمالها في مسرعات Instinct . بالنسبة لـ Zen 7، يشير هذا إلى ترقية في طريقة تواصل بلاطات الحوسبة الأساسية على الرقاقة.

المعمارية: عدد الأنوية، الذاكرة المخبأة، و"محرك مصفوفة جديد"

على الصعيد الرسمي، أكد عرض خارطة طريق AMD في أواخر 2025 أن Zen 7 هي "عقدة مستقبلية" وتصميم "من الجيل التالي حقاً" . ذكرت الشركة صراحةً أن Zen 7 ستقدم محرك مصفوفة جديداً مصمماً لدعم معالجة أوسع لصيغ بيانات الذكاء الاصطناعي، مما يشير إلى قدرات ذكاء اصطناعي أعمق ومدمجة بشكل طبيعي داخل أنوية المعالج القياسية .

توفر التسريبات غير الرسمية نظرة على تشكيلات الأنوية المتوقعة. يُقال إن منصة سطح المكتب، التي تحمل الاسم الرمزي غريم لوك ريدج، ستضم ما يصل إلى 32 نواة عبر وحدتي CCD كل منهما 16 نواة مقترنة بشريحة I/O بمساحة ~155 مم² . سيمثل هذا زيادة بنسبة 33% في عدد الأنوية مقارنة بتكوين Zen 6 المسرب بـ 24 نواة لسطح المكتب. وتشير التقديرات إلى أن الحجم الفعلي لكل شريحة CCD بـ 16 نواة يبلغ حوالي 98 مم² .

كما فصّلت خرائط الطريق المسربة نوعين رئيسيين من شرائح CCD تحت مظلة غريم لوك:

• سيلفرتون (Silverton): شريحة الحوسبة الكاملة بـ 16 نواة، وتشير الشائعات إلى دعمها لسرعات تردد قوية وتقنية تكديس 3D V-Cache .
• سيلفركينغ (Silverking): نسخة مختصرة بـ 8 أنوية، وتفيد التقارير بأنها تفتقر لدعم 3D V-Cache .

بالنسبة للذاكرة المخبأة، تشير مصادر متعددة إلى أن الفئات العليا المزودة بتقنية 3D V-Cache قد توفر ما يصل إلى 448 ميجابايت من إجمالي ذاكرة L3 + V-Cache لكل رقاقة . فيما يخص مقبس التوصيل، التسريبات متضاربة: بعضها يدعي أن قطع سطح المكتب ستنتقل إلى منصة AM6 الجديدة، بينما يقترح البعض الآخر استمرارية الشرائح عبر إعادة استعمال شريحة I/O من Zen 6 للبقاء على منصة AM5 .

أهداف الأداء: طموحة لكن غير مؤكدة

أرقام الأداء مستمدة بالكامل من مصادر غير رسمية ويجب التعامل معها كأهداف مبكرة. تشير التسريبات إلى تحسن في أداء التعليمات لكل دورة (IPC) بنسبة 15-25% مقارنة بـ Zen 6، مع هدف داخلي بتحقيق تحسن بنسبة تزيد عن 20% في اختبار SPECint 2017 عند نفس سرعات التردد .

بعض التسريبات الأكثر تخميناً تدعي أن فئات سطح المكتب الرائدة قد تقترب من ترددات تعزيز تصل إلى 7 جيجاهرتز . لكن، لا توجد حالياً أي عينات هندسية رسمية أو اختبارات أداء موثقة لدعم أهداف سرعة التردد هذه.

الجدول الزمني المتوقع: أواخر 2028 وما بعد

يرسم الجدول الزمني من تقارير سلسلة التوريد إطلاقاً متدرجاً عبر قطاعي الخوادم والمستهلكين:

• معالجات الخوادم EPYC ("غريم لوك"): متوقعة في أواخر عام 2028، وعلى الأرجح كأول منتجات Zen 7 التي تصل إلى السوق .
• معالجات سطح المكتب للمستهلكين Ryzen ("غريم لوك ريدج"): من المتوقع أن تتبع في عام 2029، وليس قبل ذلك .

تتوافق هذه التقديرات مع جدول TSMC للإنتاج الكمي لعقدة A14، لكن التصريح الرسمي الوحيد من AMD حول الجدول الزمني لـ Zen 7 يبقى نافذة إطلاق "ما بعد 2026" دون أي التزام بعقدة تصنيع أو تاريخ محدد .