AMD MI455X وHelios: داخل معالج الذكاء الاصطناعي بذاكرة HBM4 وسعة 31 تيرابايت

MI455X ليس مجرد معالج رسومي أسرع

كشفت AMD في مؤتمر Hot Chips 2026 عن تفاصيل عائلة Instinct MI400، مع تركيز خاص على MI455X بوصفه وحدة الحوسبة الرئيسية داخل منصة Helios. الفكرة الأساسية أن الشركة لا تطرح بطاقة تسريع منفردة فحسب، بل تبني منظومة متكاملة تضم المعالجات الرسومية، والمعالجات المركزية، والذاكرة، والشبكات، والبرمجيات ضمن خزانة واحدة واسعة النطاق.

أبرز ما يلفت الانتباه في MI455X هو الذاكرة: إذ يحتوي كل معالج على 432 غيغابايت من HBM4، بينما تصل السعة الإجمالية في خزانة Helios المؤلفة من 72 معالجًا إلى 31 تيرابايت. 2310

تصميم شرائح متعددة على تقنيتي N2 وN3P

يستند MI455X إلى الجيل الخامس من معمارية AMD CDNA. ويتكون الجزء الحسابي من ثماني شرائح Accelerator Complex Dies (XCDs) مصنّعة بتقنية TSMC N2، في حين تستخدم شرائح الربط والذاكرة المخبئية والإدخال والإخراج تقنية TSMC N3P. وتجمع AMD هذه الشرائح مع 12 مكدسًا من ذاكرة HBM4 داخل حزمة تستخدم تقنية TSMC CoWoS-L. 1721

هذا التصميم يعني أن MI455X ليس شريحة ضخمة أحادية القالب، بل نظام متعدد القوالب جرى تقسيمه بحيث تستخدم AMD أحدث عقدة تصنيع في وحدات الحساب، مع فصل وظائف الربط والذاكرة والإدخال والإخراج في شرائح أخرى. ويساعد هذا النهج على الموازنة بين الأداء، وعرض النطاق، وكفاءة التصنيع، والاتصال على مستوى الخزانة.

المواصفات المعمارية الأساسية

يضم MI455X عددًا من 256 معالجًا لمجموعات العمل (WGPs)، إضافة إلى ذاكرة مخبئية عامة من المستوى الثاني بسعة 192 ميغابايت. كما تقدم CDNA 5 دعمًا لنوى المصفوفات مع تنفيذ أصلي بنمط Wave32، إلى جانب صيغ البيانات منخفضة الدقة المستخدمة في تدريب نماذج الذكاء الاصطناعي وتشغيلها. 320

وتشير المواد المتعلقة بعرض Hot Chips إلى مسار أقل زمنًا لتنفيذ الدوال المتسامية، مثل الدوال الأسية واللوغاريتمية. وتظهر هذه العمليات في أجزاء من أعباء العمل الخاصة بالشبكات العصبية، بما في ذلك آليات الانتباه، والتطبيع، ودوال التنشيط. لكن المصادر المتاحة لا تقدم رقمًا محددًا لخفض زمن الاستجابة، لذلك لا ينبغي اعتبار هذه الميزة دليلًا على تحسن أداء مُقاس.

MI455X بالأرقام

• المعمارية: AMD CDNA 5
• شرائح الحساب: ثماني شرائح XCD بتقنية TSMC N2 17
• شرائح الربط والذاكرة المخبئية والإدخال والإخراج: بتقنية N3P 17
• التغليف: TSMC CoWoS-L 21
• معالجات مجموعات العمل: 256 3
• ذاكرة L2 العامة: 192 ميغابايت 3
• ذاكرة HBM4: 12 مكدسًا بسعة إجمالية 432 غيغابايت 317
• عرض نطاق الذاكرة الأقصى: 23.3 تيرابايت/ثانية 23
• أداء OCP MXFP4 الأقصى: 40.26 بيتافلوب، أو نحو 40.3 بيتافلوب وفق قائمة AMD 319
• أداء MXFP6 الأقصى: 20.13 بيتافلوب 319
• أداء MXFP8 الأقصى: 20.13 بيتافلوب 319

هذه أرقام نظرية قصوى، وليست ضمانًا للأداء في التطبيقات الفعلية. فالنتيجة النهائية تعتمد على دقة الحساب، ودرجة التناثر في النموذج، وبنيته، وأنماط الوصول إلى الذاكرة، وكفاءة البرمجيات، وقدرة المهمة على إبقاء جميع موارد الحساب مشغولة.

لماذا تمثل سعة 432 غيغابايت أهمية كبيرة؟

قد تكون سعة الذاكرة أهم من رقم الأداء الحسابي المعلن عند تقييم MI455X. فوجود 12 مكدسًا من HBM4 يوفر 432 غيغابايت لكل معالج، مع عرض نطاق يصل إلى 23.3 تيرابايت/ثانية. 23

وتمنح هذه السعة النماذج الكبيرة مساحة أكبر للاحتفاظ بالأوزان، والتنشيطات، وحالة الاستدلال، بما في ذلك ذاكرة KV cache، قبل الاضطرار إلى توزيع البيانات على معالجات إضافية. وتزداد أهمية ذلك في تشغيل النماذج، حيث يمكن لطول السياق المتنامي وعدد الطلبات المتزامنة أن يجعلا سعة KV cache عاملًا مقيدًا للأداء.

وتدعم CDNA 5 مجموعة واسعة من صيغ البيانات، تشمل OCP MXFP4 وMXFP6 وMXFP8، وOCP FP8، وBF16، وFP16، وTF32، وFP32، وFP64. وتستهدف الصيغ منخفضة الدقة رفع كفاءة تدريب الذكاء الاصطناعي وتشغيله، بينما يحافظ دعم الصيغ الأوسع على ملاءمة المعمارية لأحمال الحوسبة عالية الأداء والمهام المختلطة. 1820

Helios: تحويل المعالج إلى نظام على مستوى الخزانة

تنظم منصة Helios المعالجات ضمن 18 درجًا للحوسبة متوافقًا مع نهج Open Rack Wide، ويضم كل درج أربعة معالجات MI455X، ليصل الإجمالي إلى 72 معالجًا. وتعلن AMD الأرقام القصوى التالية للخزانة:

• 2.9 إكسافلوب من حسابات FP4
• 1.4 إكسافلوب من حسابات FP8
• 31 تيرابايت من سعة HBM4 الإجمالية
• 1.7 بيتابايت/ثانية من عرض نطاق HBM الإجمالي
• 260 تيرابايت/ثانية من عرض نطاق Scale-up
• 43 تيرابايت/ثانية من عرض نطاق Scale-out 21051

ولا تكمن قيمة Helios في جمع مواصفات 72 معالجًا فحسب. فالمنصة مصممة باعتبارها نطاقًا واحدًا للاتصال عالي السرعة، بحيث تصبح الاتصالات بين المعالجات جزءًا أساسيًا من النظام، لا مهمة تُترك لخوادم منفصلة وشبكات خارجية. ويستخدم التصميم المعلن من AMD تقنية UALink عبر Ethernet للاتصال داخل نطاق Scale-up، إلى جانب شبكات قائمة على Ethernet للاتصال خارج الخزانة. 1012

المعالجات المركزية والشبكات

يقترن كل درج يضم أربعة معالجات رسومية بمعالج مركزي من AMD EPYC يحمل الاسم الرمزي «Venice». وتحدد تقارير معمارية النظام معالج المضيف ضمن منصة EPYC 9006 على SP7، بينما تصف AMD Helios بأنها تجمع معالجات EPYC 9006 من الجيل السادس مع معالجات MI455X وشبكات Pensando. 71014

وتوفر بطاقات الشبكة Pensando Vulcano AI NIC اتصال Ethernet بسرعة 800 غيغابت/ثانية للبيانات المتجهة خارج الخزانة. كما تحدد مواد AMD ما يصل إلى 2.4 تيرابت/ثانية من عرض نطاق Scale-out لكل معالج رسومي في التصميم المعتمد على Vulcano. 47

وبذلك تتوزع الأدوار بوضوح: يتولى MI455X الحسابات المصفوفية والمتجهية، بينما يتعامل EPYC مع مهام المضيف والتحكم، وتتولى شبكة الاتصال نقل البيانات داخل الخزانة وخارجها. لذلك فإن Helios نظام حوسبة مصمم كوحدة واحدة، وليس مجموعة من بطاقات التسريع المتطابقة.

Open Rack Wide وROCm: رهان AMD على منصة مفتوحة

تعمل AMD على مواءمة Helios مع نهج Meta المعروف باسم Open Rack Wide ومعايير الخزائن الأوسع ضمن مشروع Open Compute Project (OCP). كما تستخدم الشركة UALink وشبكات Ethernet بدل تقديم الخزانة باعتبارها نظامًا مغلقًا قائمًا على تقنيات مملوكة بالكامل. 4749

وتدعم هذه المقاربة حجة AMD بأن العملاء يجب أن يتمكنوا من بناء أنظمة ذكاء اصطناعي كبيرة من مكونات قابلة للتشغيل البيني. وتتكون المنظومة، وفق تصور الشركة، من:

• Instinct MI455X: تسريع الحسابات المصفوفية والمتجهية
• EPYC Venice: حوسبة المضيف ومهام التحكم
• Pensando Vulcano: الاتصال الشبكي خارج الخزانة
• UALink عبر Ethernet: الاتصال عالي السرعة بين المعالجات
• ROCm: بيئة برمجية تقدم بديلًا للبنية المعتمدة على CUDA 1018

لكن ROCm لا يلغي تلقائيًا الجهد الهندسي المطلوب لنقل البرمجيات بين منصات المعالجة الرسومية. فدعم النوى، والمكتبات، والمترجمات، وأطر النماذج، وأدوات التشغيل الإنتاجي، كلها عوامل تحدد سهولة الانتقال. ويتمثل الرهان الاستراتيجي في محاولة AMD توفير الأساس الكامل لتشغيل عنقود ذكاء اصطناعي كبير، بدل المنافسة على مواصفات المعالج وحدها.

موعد الإتاحة: خطة معلنة وليست دليلًا على انتشار واسع

قالت AMD إن Helios دخلت مرحلة الإنتاج، وإن عمليات النشر ستبدأ خلال النصف الثاني من عام 2026. 449 ويصف هذا الإعلان الجدول الزمني للإنتاج والنشر وفق AMD، لكنه لا يثبت أن المنصة مثبتة بالفعل على نطاق واسع، أو أن كل تكوينات الخزائن المعلنة متاحة بكميات كبيرة.

وأعلنت Microsoft بصورة منفصلة خططًا لنشر Helios على Azure لتشغيل نماذج الذكاء الاصطناعي المتقدمة، ما يوفر مسارًا سحابيًا معلنًا لاستخدام المنصة. 5456 وكما هو الحال مع أرقام الأداء، فإن خطط العملاء للنشر لا تعادل نتائج مستقلة مقاسة في بيئة إنتاج واسعة.

Versal Premium Gen 2: الاستراتيجية تتجاوز معالجات مراكز البيانات

شملت مشاركة AMD في Hot Chips 2026 أيضًا معالجات Versal Premium Gen 2 adaptive SoC، وهي تستهدف جانبًا مختلفًا من سوق الحوسبة. وتخدم هذه الأجهزة تطبيقات كثيفة البيانات وحساسة لزمن الاستجابة، مثل الذكاء الاصطناعي الفيزيائي، والشبكات، والاختبار والقياس، والفيديو الاحترافي، والفضاء والدفاع، وغيرها من الأنظمة ذات المهام الحرجة. 313638

وتدمج إصدارات Memory-on-Package ما يصل إلى 32 غيغابايت من LPDDR5X داخل الحزمة نفسها. وتحدد AMD عرض نطاق متوقعًا يصل إلى 288 غيغابايت/ثانية، مع ادعاء خفض مساحة اللوحة بنسبة تصل إلى 60% مقارنة بالتصميمات التي تستخدم ذاكرة خارجية. 3641

أما عائلة Versal Premium Gen 2 الأوسع، فتتضمن وفق المواصفات الرسمية واجهات PCIe Gen6 وCXL 3.1 مدمجة، إلى جانب دعم ذواكر LPDDR5X وDDR5. 374042

وتتحدث بعض تقارير Hot Chips عن مرسلات متوافقة مع PCIe Gen7 وعن التشفير ما بعد الكمي ضمن القدرات الأوسع للمنصة. إلا أن المواد الرسمية المتاحة هنا تؤكد PCIe Gen6 وCXL 3.1 وميزات أمنية مثل PCIe Integrity and Data Encryption، ولا تثبت أن PCIe Gen7 أو التشفير الصلب ما بعد الكمي مواصفات مؤكدة لكل أجهزة Memory-on-Package. 373940

الخلاصة

تكتسب أرقام MI455X الرئيسية—432 غيغابايت من HBM4، وعرض نطاق 23.3 تيرابايت/ثانية، وما يصل إلى 40.26 بيتافلوب من MXFP4—أهميتها من كونها جزءًا من تصميم أكبر. إذ تضع Helios عددًا من 72 معالجًا داخل خزانة واحدة، مع 31 تيرابايت من HBM4، وأداء منخفض الدقة على مستوى الإكسافلوب، وروابط Scale-up عالية النطاق، ومعالجات EPYC، وشبكات Pensando.

لذلك فإن رهان AMD تنافسي ومعماري في الوقت نفسه: جعل المعالج الرسومي، والذاكرة، ونسيج الاتصال، والمعالج المركزي، وبطاقة الشبكة، والخزانة، والبرمجيات تعمل كمنصة واحدة مبنية على معايير مفتوحة. أما ترجمة هذه المواصفات إلى أداء تنافسي في الإنتاج، فستعتمد على أعباء العمل الحقيقية، ونضج ROCm، وسلاسل الإمداد، وحجم النشر، وليس على أرقام الذروة وحدها.