bLLC هي اختصار لـ Big Last-Level Cache (ذاكرة التخزين المؤقت كبيرة الحجم). تصفها التسريبات بأنها رد إنتل المباشر على تقنية AMD 3D V-Cache / X3D، بهدف توفير زيادة هائلة في ذاكرة L3 لتحسين أداء الألعاب والمهام كثيفة المعالجة . ومن المهم ملاحظة أن سعة هذه الذاكرة تختلف حسب الشريحة :
موقع ذاكرة bLLC داخل حلقة التوصيل (Ringbus) لكل شريحة حسابية هو تفصيل معماري مهم أيضًا . مع الإشارة إلى أن أداء هذه التقنية مقابل AMD X3D لم يتم التحقق منه بعد بمعايير مستقلة .
أعلى إصدار Nova Lake-S متوقع يأتي بتصميم ثنائي الشرائح الحسابية (Dual-Compute-Tile) بإجمالي 52 نواة و52 مسلك (thread) حيث تشير التقارير إلى إلغاء تقنية Hyper-Threading في هذا الجيل . تتفق التسريبات على هذا التكوين :
أما الإصدار الذي كان يُشاع سابقًا بـ 42 نواة، فقد تم ترقيته لاحقًا إلى 44 نواة وفقًا لأحدث التسريبات . التكوين الجديد يتكون من 16 نواة أداء، 24 نواة كفاءة، و4 أنوية LP-E . يُعتقد أن هذا التغيير سيُحرر شريحة حسابية كاملة التفعيل قد تنزل إلى إصدارات أخرى .
تحت الإصدار الرائد، من المتوقع وجود إصدارات بشريحة حسابية واحدة. التكوين الأكثر تداولًا هو معالج بـ 28 نواة، وغالبًا ما يُذكر بأنه يحتوي على 8 أنوية أداء + 16 نواة كفاءة + 4 أنوية LP-E . من المتوقع أن تحمل هذه المعالجات علامة Core Ultra 7 وتتمتع بذاكرة bLLC سعة 144 ميجابايت . كما تم ذكر تكوين آخر محتمل بـ 24 نواة (4P+16E+4LPE) .
تفاصيل معالجات Core Ultra 5 و Core Ultra 3 أقل رسوخًا، لكن التسريبات تشير إلى تكوينات مثل 8P+16E+4LPE و 8P+12E+4LPE و 6P+8E+4LPE و 4P+8E+4LPE و 4P+4E+4LPE . معظم هذه الإصدارات من المتوقع أن تكون بشريحة واحدة وبدون تقنية bLLC . استهلاك الطاقة لهذه المعالجات الأدنى يُشاع أنه سيكون أقل من 125 واط .
تشير التسريبات إلى أن إدارة الطاقة والحرارة تمثل تحديًا هندسيًا كبيرًا للمعالج الرائد ذي الـ 52 نواة . في معرض Computex 2026، ترددت أنباء عن أن الشريحة ستتمتع بقدرات رفع تردد التشغيل لجميع الأنوية (Multi-core overclocking)، الأمر الذي يتطلب هامشًا حراريًا كبيرًا . تظل قيم TDP المحددة غير مؤكدة من قبل إنتل .
من المتوقع أن تمتد عائلة Nova Lake-S من فئة الدخول إلى الفئة الرائدة، مقسمة حسب عدد الشرائح الحسابية، وحجم ذاكرة bLLC، وعدد الأنوية :
| الفئة | التكوين المسرب | ذاكرة bLLC | ملاحظات |
|---|---|---|---|
| Core Ultra 9 | 16P + 32E + 4LPE (52 نواة) | 288 ميجابايت | ثنائي الشرائح، الرائد |
| Core Ultra 7 | 8P + 16E + 4LPE (28 نواة) | 144 ميجابايت | شريحة واحدة، فئة عالية |
| Core Ultra 5 | 8P + 12E/16E + 4LPE (24-28 نواة) | غير واضح / لا يوجد | فئة متوسطة |
| Core Ultra 3 | 4P + 4E/8E + 4LPE (12-16 نواة) | لا يوجد | فئة دخول، استهلاك منخفض |
الشريحة الحسابية للمعالج الرائد يُذكر أنها ستُصنع بتقنية TSMC N2P .
جميع التسريبات الموثوقة تشير إلى مقبس جديد هو LGA 1954 لمعالجات Nova Lake-S، ليحل محل المقبس LGA 1851 المستخدم في جيل Arrow Lake-S . هذا يعني أن اللوحات الأم الحالية لن تكون متوافقة .
من المتوقع أن تُطلق المنصة مع شرائح إنتل من سلسلة 900 . وتذكر التسريبات الخاصة بعشاق الأداء أسماء شرائح Z990 و Z970، بالإضافة إلى شريحة B960 للفئة الرئيسية .
من المتوقع أن تدعم Nova Lake-S بشكل أصلي ذاكرة DDR5-8000 . وهذا يمثل زيادة بنسبة 25% مقارنة بدعم Arrow Lake-S الأصلي لـ DDR5-6400 . يُحتمل أن تستخدم وحدات الذاكرة معايير CUDIMM و CQDIMM لتحقيق هذه السرعات العالية .
كان الموعد المتوقع لإطلاق Nova Lake-S هدفًا متحركًا، حيث انتقل من أواخر 2026 إلى أوائل 2027، بناءً على تقارير متعددة :
القراءة الحالية: الإجماع الأكثر اتساقًا بين التسريبات يشير إلى حدث إطلاق في الربع الأول من 2027 في معرض CES 2027، على أن يبدأ التوفر في الأسواق بعد ذلك . لم تؤكد إنتل رسميًا أي تواريخ حتى الآن .
bLLC هي اختصار لـ Big Last-Level Cache (ذاكرة التخزين المؤقت كبيرة الحجم). تصفها التسريبات بأنها رد إنتل المباشر على تقنية AMD 3D V-Cache / X3D، بهدف توفير زيادة هائلة في ذاكرة L3 لتحسين أداء الألعاب والمهام كثيفة المعالجة . ومن المهم ملاحظة أن سعة هذه الذاكرة تختلف حسب الشريحة :
موقع ذاكرة bLLC داخل حلقة التوصيل (Ringbus) لكل شريحة حسابية هو تفصيل معماري مهم أيضًا . مع الإشارة إلى أن أداء هذه التقنية مقابل AMD X3D لم يتم التحقق منه بعد بمعايير مستقلة .
أعلى إصدار Nova Lake-S متوقع يأتي بتصميم ثنائي الشرائح الحسابية (Dual-Compute-Tile) بإجمالي 52 نواة و52 مسلك (thread) حيث تشير التقارير إلى إلغاء تقنية Hyper-Threading في هذا الجيل . تتفق التسريبات على هذا التكوين :
أما الإصدار الذي كان يُشاع سابقًا بـ 42 نواة، فقد تم ترقيته لاحقًا إلى 44 نواة وفقًا لأحدث التسريبات . التكوين الجديد يتكون من 16 نواة أداء، 24 نواة كفاءة، و4 أنوية LP-E . يُعتقد أن هذا التغيير سيُحرر شريحة حسابية كاملة التفعيل قد تنزل إلى إصدارات أخرى .
تحت الإصدار الرائد، من المتوقع وجود إصدارات بشريحة حسابية واحدة. التكوين الأكثر تداولًا هو معالج بـ 28 نواة، وغالبًا ما يُذكر بأنه يحتوي على 8 أنوية أداء + 16 نواة كفاءة + 4 أنوية LP-E . من المتوقع أن تحمل هذه المعالجات علامة Core Ultra 7 وتتمتع بذاكرة bLLC سعة 144 ميجابايت . كما تم ذكر تكوين آخر محتمل بـ 24 نواة (4P+16E+4LPE) .
تفاصيل معالجات Core Ultra 5 و Core Ultra 3 أقل رسوخًا، لكن التسريبات تشير إلى تكوينات مثل 8P+16E+4LPE و 8P+12E+4LPE و 6P+8E+4LPE و 4P+8E+4LPE و 4P+4E+4LPE . معظم هذه الإصدارات من المتوقع أن تكون بشريحة واحدة وبدون تقنية bLLC . استهلاك الطاقة لهذه المعالجات الأدنى يُشاع أنه سيكون أقل من 125 واط .
تشير التسريبات إلى أن إدارة الطاقة والحرارة تمثل تحديًا هندسيًا كبيرًا للمعالج الرائد ذي الـ 52 نواة . في معرض Computex 2026، ترددت أنباء عن أن الشريحة ستتمتع بقدرات رفع تردد التشغيل لجميع الأنوية (Multi-core overclocking)، الأمر الذي يتطلب هامشًا حراريًا كبيرًا . تظل قيم TDP المحددة غير مؤكدة من قبل إنتل .
من المتوقع أن تمتد عائلة Nova Lake-S من فئة الدخول إلى الفئة الرائدة، مقسمة حسب عدد الشرائح الحسابية، وحجم ذاكرة bLLC، وعدد الأنوية :
| الفئة | التكوين المسرب | ذاكرة bLLC | ملاحظات |
|---|---|---|---|
| Core Ultra 9 | 16P + 32E + 4LPE (52 نواة) | 288 ميجابايت | ثنائي الشرائح، الرائد |
| Core Ultra 7 | 8P + 16E + 4LPE (28 نواة) | 144 ميجابايت | شريحة واحدة، فئة عالية |
| Core Ultra 5 | 8P + 12E/16E + 4LPE (24-28 نواة) | غير واضح / لا يوجد | فئة متوسطة |
| Core Ultra 3 | 4P + 4E/8E + 4LPE (12-16 نواة) | لا يوجد | فئة دخول، استهلاك منخفض |
الشريحة الحسابية للمعالج الرائد يُذكر أنها ستُصنع بتقنية TSMC N2P .
جميع التسريبات الموثوقة تشير إلى مقبس جديد هو LGA 1954 لمعالجات Nova Lake-S، ليحل محل المقبس LGA 1851 المستخدم في جيل Arrow Lake-S . هذا يعني أن اللوحات الأم الحالية لن تكون متوافقة .
من المتوقع أن تُطلق المنصة مع شرائح إنتل من سلسلة 900 . وتذكر التسريبات الخاصة بعشاق الأداء أسماء شرائح Z990 و Z970، بالإضافة إلى شريحة B960 للفئة الرئيسية .
من المتوقع أن تدعم Nova Lake-S بشكل أصلي ذاكرة DDR5-8000 . وهذا يمثل زيادة بنسبة 25% مقارنة بدعم Arrow Lake-S الأصلي لـ DDR5-6400 . يُحتمل أن تستخدم وحدات الذاكرة معايير CUDIMM و CQDIMM لتحقيق هذه السرعات العالية .
كان الموعد المتوقع لإطلاق Nova Lake-S هدفًا متحركًا، حيث انتقل من أواخر 2026 إلى أوائل 2027، بناءً على تقارير متعددة :
القراءة الحالية: الإجماع الأكثر اتساقًا بين التسريبات يشير إلى حدث إطلاق في الربع الأول من 2027 في معرض CES 2027، على أن يبدأ التوفر في الأسواق بعد ذلك . لم تؤكد إنتل رسميًا أي تواريخ حتى الآن .