يستخدم معالج Rubin القياسي شريحتين حاسوبيتين مع 8 وحدات ذاكرة HBM4 . وكان Rubin Ultra في نسخته الأصلية عبارة عن دمج لشريحتين من Rubin في حزمة واحدة - 4 شرائح و16 وحدة HBM4E . أما الإصدار المخفّض فيعود إلى نفس التكوين ثنائي الشرائح + 8 ذاكرة HBM مثل Rubin الأساسي .

ملاحظة مهمة: لم تصدر Nvidia بيانًا رسميًا يؤكد عملية الإلغاء، وجادل بعض المشاركين في السوق في 30 يونيو بأن SemiAnalysis ربما كانت تعيد نشر شائعات من سلسلة التوريد تعود إلى أبريل 2026 بدلاً من الإبلاغ عن معلومات جديدة . كانت وسائل الإعلام التايوانية مثل Ctee وCommercial Times قد أبلغت بالفعل عن مراجعة التصميم في أوائل أبريل 2026 .

لماذا لم تستطع TSMC بناء التصميم الأصلي

كان السبب الجذري للإلغاء هو تعقيد التغليف المتقدم في TSMC:

• تم وصف الحزمة الأصلية رباعية الشرائح بأنها أكبر بمقدار 7.5-8 مرات من الحد الأقصى لحقل التعريض (reticle limit) للطباعة الحجرية القياسية، مما يخلق تحديات إنتاجية وتصنيعية شديدة .
• لم تستطع تقنية CoWoS-L من TSMC التعامل اقتصاديًا مع مثل هذا الاتصال الضخم أحادي القالب متعدد الشرائح .
• في تكوين رباعي الشرائح (2+2)، عانت الركيزة من الالتواء (warping) - أي الانحناء في اتجاهات متعددة مما منع شرائح الحوسبة من الاتصال الكامل بالركيزة، متسببًا في فشل نقل الإشارات .
• استشهدت SemiAnalysis بـ "مخاوف تنفيذ التصنيع" - بشكل أساسي، كان التصميم طموحًا للغاية مقارنة بقدرات عقدة 3nm الحالية وتقنية تغليف CoWoS-L .

تشير تقديرات الصناعة (من منشور على LinkedIn من قبل محلل صناعي) إلى أن النهج رباعي الشرائح عانى من عوائد بنسبة 60% تقريبًا على مستوى الحزمة؛ ومن المتوقع أن يؤدي الانتقال إلى شريحتين إلى رفع العوائد إلى حوالي 85% وتقليل التكلفة لكل بطاقة بحوالي 30% .

تستكشف TSMC حاليًا نهج تغليف جديد يسمى CoPoS (Chip-on-Panel-on-Substrate) والذي يستبدل الطبقة البينية السيليكونية بحجم 300 مم بألواح مستطيلة/مربعة أكبر. تشير المواصفات المبكرة إلى ألواح بحجم 310×310 مم تقريبًا، مع إمكانية التوسع المستقبلي إلى 515×510 مم أو حتى 750×620 مم . ومع ذلك، من غير المتوقع أن تصل تقنية CoPoS إلى الإنتاج الضخم قبل أواخر 2028 أو أوائل 2029 - أي بعد فوات الأوان لنافذة إطلاق Rubin Ultra في 2027 .

كيف يقارن الإصدار المخفّض ثنائي الشريحة

فيما يلي جدول يوضح الفروقات في الأداء والذاكرة بين التصميم الأصلي والمعدل:

أفادت بعض المصادر الصناعية التايوانية (TrendForce / Commercial Times) في وقت مبكر من أبريل 2026 أن تخطيط سلسلة التوريد كان دائمًا لتصميم ثنائي الشريحة، مما يشير إلى أن خطة الشرائح الأربع ربما كانت إعلانًا طموحًا مسبقًا لم يصل أبدًا إلى مرحلة الجدوى الإنتاجية . تخطط Nvidia، وفقًا للتقارير، لتحقيق الإنتاجية الأصلية رباعية الشرائح على مستوى اللوحة/النظام بدلاً من مستوى الحزمة - باستخدام تكوين 2+2 حيث يتم تركيب حزمتين منفصلتين ثنائيتي الشرائح على نفس لوحة الخادم .

الضغوط التنافسية: عمالقة السحابة، ASICs، وخندق CUDA

سلطت SemiAnalysis الضوء على ثلاث طبقات من التآكل التنافسي في نفس التقرير الصادر في 30 يونيو :

• الرقائق الداخلية لعمالقة السحابة: تكتسب برامج Google TPU وAmazon Trainium وMicrosoft Maia الداخلية حصة متزايدة من النشر داخل سحاباتها الخاصة، مما يحل محل وحدات معالجة الرسوميات من Nvidia مباشرة لأكبر أحمال عمل الذكاء الاصطناعي الداخلية .
• نمو ASIC المخصص يتفوق على وحدات معالجة الرسوميات التجارية: تُظهر بيانات TrendForce التي استشهدت بها SemiAnalysis أن شحنات شرائح ASIC المخصصة للذكاء الاصطناعي تنمو بنسبة 44.6% في عام 2026 مقابل 16.1% لوحدات معالجة الرسوميات التجارية - وهي السنة الأولى التي يتجاوز فيها نمو ASIC نمو وحدات معالجة الرسوميات . تتمتع شرائح ASIC بميزة 40-65% في التكلفة الإجمالية للملكية (TCO) في عمليات نشر الاستدلال متعددة السنوات .
• خندق CUDA آخذ في التآكل: ذكرت SemiAnalysis أن حاجز نظام CUDA البيئي لشركة Nvidia يواجه تآكلًا بطيئًا لكنه ثابت حيث يعمل عمالقة السحابة على تحسين حزم البرامج الخاصة بهم وتعمل الأطر المستقلة عن الأجهزة (مثل Triton وONNX Runtime وOpenXLA) على تقليل تكاليف التحول بعيدًا عن CUDA .
• شركات رقاقات الذكاء الاصطناعي المستقلة مثل Groq وCerebras وEtched تتنافس أيضًا في سوق استدلال مراكز البيانات، حيث تقدم شرائح ASIC متخصصة تتحدى اقتصاديات استدلال Nvidia .

الآثار الأوسع على أعمال مراكز بيانات Nvidia

قصة الإلغاء ليست سوى نصف ما نشرته SemiAnalysis في 30 يونيو. كما توقعت الشركة أن إيرادات الحوسبة لمراكز بيانات Nvidia في النصف الثاني من عام 2026 قد تكون أعلى بنسبة 20% من إجماع وول ستريت - ويرجع ذلك أساسًا إلى حل اختناق إمدادات HBM4 . وهذا يخلق ما وصفته الشركة بديناميكية "الجليد والنار": إيرادات قوية قصيرة المدى إلى جانب خارطة طريق رئيسية ضعيفة.

الآثار الرئيسية:

• إعادة تعيين استراتيجية التغليف: يشير إلغاء Rubin Ultra إلى أن توسيع نطاق الشرائح المتعددة أحادية القالب بما يتجاوز شريحتين بحجم حقل التعريض في حزمة CoWoS واحدة لا يزال بعيد المنال باستخدام تقنية TSMC الحالية . وهذا يعزز حاجة Nvidia إلى متابعة التفكيك على مستوى اللوحة للأجيال القادمة.
• نافذة تنافسية لـ AMD وعمالقة السحابة: مع تقديم Rubin Ultra الأعلى حوالي نصف أدائه الموعود أصلاً، تكتسب سلسلة AMD Instinct MI500 وشرائح ASIC لعمالقة السحابة موقعًا تنافسيًا أقوى في الطرف الأعلى .
• خطر فقدان حصة السوق الهيكلية: ترى SemiAnalysis أن حصة Nvidia السوقية تتآكل بواسطة Trainium وTPU وغيرها، وإعادة تصميم Rubin Ultra تسرع هذا الخطر من خلال تأجيل القفزة المعمارية الكبيرة التالية لـ Nvidia .

الخلاصة

رسم تقرير SemiAnalysis الصادر في 30 يونيو 2026 صورة معقدة: تواجه Nvidia قيودًا تصنيعية حقيقية أجبرت على إعادة تصميم منتج رئيسي، ولكن الشركة تمتلك أيضًا زخمًا قويًا في الإيرادات على المدى القريب. التهديدات التنافسية من السيليكون المخصص لعمالقة السحابة والبرامج المستقلة عن الأطر هي حقيقية وقابلة للقياس، لكن موقع Nvidia المهيمن في السوق يعني أن هذه المخاطر تتكشف على مدى سنوات، وليس أرباعًا. ما إذا كان إلغاء Rubin Ultra هو خطأ في التغليف لمرة واحدة أم بداية تحول تنافسي هيكلي سيعتمد على ما إذا كانت تقنية التغليف من الجيل التالي CoPoS من TSMC يمكنها تقديم توسع متعدد الشرائح الذي لم تستطع CoWoS-L تحقيقه.

يستخدم معالج Rubin القياسي شريحتين حاسوبيتين مع 8 وحدات ذاكرة HBM4 . وكان Rubin Ultra في نسخته الأصلية عبارة عن دمج لشريحتين من Rubin في حزمة واحدة - 4 شرائح و16 وحدة HBM4E . أما الإصدار المخفّض فيعود إلى نفس التكوين ثنائي الشرائح + 8 ذاكرة HBM مثل Rubin الأساسي .

ملاحظة مهمة: لم تصدر Nvidia بيانًا رسميًا يؤكد عملية الإلغاء، وجادل بعض المشاركين في السوق في 30 يونيو بأن SemiAnalysis ربما كانت تعيد نشر شائعات من سلسلة التوريد تعود إلى أبريل 2026 بدلاً من الإبلاغ عن معلومات جديدة . كانت وسائل الإعلام التايوانية مثل Ctee وCommercial Times قد أبلغت بالفعل عن مراجعة التصميم في أوائل أبريل 2026 .

لماذا لم تستطع TSMC بناء التصميم الأصلي

كان السبب الجذري للإلغاء هو تعقيد التغليف المتقدم في TSMC:

• تم وصف الحزمة الأصلية رباعية الشرائح بأنها أكبر بمقدار 7.5-8 مرات من الحد الأقصى لحقل التعريض (reticle limit) للطباعة الحجرية القياسية، مما يخلق تحديات إنتاجية وتصنيعية شديدة .
• لم تستطع تقنية CoWoS-L من TSMC التعامل اقتصاديًا مع مثل هذا الاتصال الضخم أحادي القالب متعدد الشرائح .
• في تكوين رباعي الشرائح (2+2)، عانت الركيزة من الالتواء (warping) - أي الانحناء في اتجاهات متعددة مما منع شرائح الحوسبة من الاتصال الكامل بالركيزة، متسببًا في فشل نقل الإشارات .
• استشهدت SemiAnalysis بـ "مخاوف تنفيذ التصنيع" - بشكل أساسي، كان التصميم طموحًا للغاية مقارنة بقدرات عقدة 3nm الحالية وتقنية تغليف CoWoS-L .

تشير تقديرات الصناعة (من منشور على LinkedIn من قبل محلل صناعي) إلى أن النهج رباعي الشرائح عانى من عوائد بنسبة 60% تقريبًا على مستوى الحزمة؛ ومن المتوقع أن يؤدي الانتقال إلى شريحتين إلى رفع العوائد إلى حوالي 85% وتقليل التكلفة لكل بطاقة بحوالي 30% .

تستكشف TSMC حاليًا نهج تغليف جديد يسمى CoPoS (Chip-on-Panel-on-Substrate) والذي يستبدل الطبقة البينية السيليكونية بحجم 300 مم بألواح مستطيلة/مربعة أكبر. تشير المواصفات المبكرة إلى ألواح بحجم 310×310 مم تقريبًا، مع إمكانية التوسع المستقبلي إلى 515×510 مم أو حتى 750×620 مم . ومع ذلك، من غير المتوقع أن تصل تقنية CoPoS إلى الإنتاج الضخم قبل أواخر 2028 أو أوائل 2029 - أي بعد فوات الأوان لنافذة إطلاق Rubin Ultra في 2027 .

كيف يقارن الإصدار المخفّض ثنائي الشريحة

فيما يلي جدول يوضح الفروقات في الأداء والذاكرة بين التصميم الأصلي والمعدل:

أفادت بعض المصادر الصناعية التايوانية (TrendForce / Commercial Times) في وقت مبكر من أبريل 2026 أن تخطيط سلسلة التوريد كان دائمًا لتصميم ثنائي الشريحة، مما يشير إلى أن خطة الشرائح الأربع ربما كانت إعلانًا طموحًا مسبقًا لم يصل أبدًا إلى مرحلة الجدوى الإنتاجية . تخطط Nvidia، وفقًا للتقارير، لتحقيق الإنتاجية الأصلية رباعية الشرائح على مستوى اللوحة/النظام بدلاً من مستوى الحزمة - باستخدام تكوين 2+2 حيث يتم تركيب حزمتين منفصلتين ثنائيتي الشرائح على نفس لوحة الخادم .

الضغوط التنافسية: عمالقة السحابة، ASICs، وخندق CUDA

سلطت SemiAnalysis الضوء على ثلاث طبقات من التآكل التنافسي في نفس التقرير الصادر في 30 يونيو :

• الرقائق الداخلية لعمالقة السحابة: تكتسب برامج Google TPU وAmazon Trainium وMicrosoft Maia الداخلية حصة متزايدة من النشر داخل سحاباتها الخاصة، مما يحل محل وحدات معالجة الرسوميات من Nvidia مباشرة لأكبر أحمال عمل الذكاء الاصطناعي الداخلية .
• نمو ASIC المخصص يتفوق على وحدات معالجة الرسوميات التجارية: تُظهر بيانات TrendForce التي استشهدت بها SemiAnalysis أن شحنات شرائح ASIC المخصصة للذكاء الاصطناعي تنمو بنسبة 44.6% في عام 2026 مقابل 16.1% لوحدات معالجة الرسوميات التجارية - وهي السنة الأولى التي يتجاوز فيها نمو ASIC نمو وحدات معالجة الرسوميات . تتمتع شرائح ASIC بميزة 40-65% في التكلفة الإجمالية للملكية (TCO) في عمليات نشر الاستدلال متعددة السنوات .
• خندق CUDA آخذ في التآكل: ذكرت SemiAnalysis أن حاجز نظام CUDA البيئي لشركة Nvidia يواجه تآكلًا بطيئًا لكنه ثابت حيث يعمل عمالقة السحابة على تحسين حزم البرامج الخاصة بهم وتعمل الأطر المستقلة عن الأجهزة (مثل Triton وONNX Runtime وOpenXLA) على تقليل تكاليف التحول بعيدًا عن CUDA .
• شركات رقاقات الذكاء الاصطناعي المستقلة مثل Groq وCerebras وEtched تتنافس أيضًا في سوق استدلال مراكز البيانات، حيث تقدم شرائح ASIC متخصصة تتحدى اقتصاديات استدلال Nvidia .

الآثار الأوسع على أعمال مراكز بيانات Nvidia

قصة الإلغاء ليست سوى نصف ما نشرته SemiAnalysis في 30 يونيو. كما توقعت الشركة أن إيرادات الحوسبة لمراكز بيانات Nvidia في النصف الثاني من عام 2026 قد تكون أعلى بنسبة 20% من إجماع وول ستريت - ويرجع ذلك أساسًا إلى حل اختناق إمدادات HBM4 . وهذا يخلق ما وصفته الشركة بديناميكية "الجليد والنار": إيرادات قوية قصيرة المدى إلى جانب خارطة طريق رئيسية ضعيفة.

الآثار الرئيسية:

• إعادة تعيين استراتيجية التغليف: يشير إلغاء Rubin Ultra إلى أن توسيع نطاق الشرائح المتعددة أحادية القالب بما يتجاوز شريحتين بحجم حقل التعريض في حزمة CoWoS واحدة لا يزال بعيد المنال باستخدام تقنية TSMC الحالية . وهذا يعزز حاجة Nvidia إلى متابعة التفكيك على مستوى اللوحة للأجيال القادمة.
• نافذة تنافسية لـ AMD وعمالقة السحابة: مع تقديم Rubin Ultra الأعلى حوالي نصف أدائه الموعود أصلاً، تكتسب سلسلة AMD Instinct MI500 وشرائح ASIC لعمالقة السحابة موقعًا تنافسيًا أقوى في الطرف الأعلى .
• خطر فقدان حصة السوق الهيكلية: ترى SemiAnalysis أن حصة Nvidia السوقية تتآكل بواسطة Trainium وTPU وغيرها، وإعادة تصميم Rubin Ultra تسرع هذا الخطر من خلال تأجيل القفزة المعمارية الكبيرة التالية لـ Nvidia .

الخلاصة

رسم تقرير SemiAnalysis الصادر في 30 يونيو 2026 صورة معقدة: تواجه Nvidia قيودًا تصنيعية حقيقية أجبرت على إعادة تصميم منتج رئيسي، ولكن الشركة تمتلك أيضًا زخمًا قويًا في الإيرادات على المدى القريب. التهديدات التنافسية من السيليكون المخصص لعمالقة السحابة والبرامج المستقلة عن الأطر هي حقيقية وقابلة للقياس، لكن موقع Nvidia المهيمن في السوق يعني أن هذه المخاطر تتكشف على مدى سنوات، وليس أرباعًا. ما إذا كان إلغاء Rubin Ultra هو خطأ في التغليف لمرة واحدة أم بداية تحول تنافسي هيكلي سيعتمد على ما إذا كانت تقنية التغليف من الجيل التالي CoPoS من TSMC يمكنها تقديم توسع متعدد الشرائح الذي لم تستطع CoWoS-L تحقيقه.