جوجل تراهن على إنتل في التغليف المتقدم للرقائق: تقنية EMIB-T تواجه تحديات الإنتاجية والتناقض مع معالج Diamond Rapids

قرار جوجل باستخدام تقنية التغليف المتقدم EMIB-T من إنتل بدلاً من تقنية CoWoS الرائدة من TSMC لمعالج TPU من الجيل التالي (الذي يحمل الاسم الرمزي Humufish، المعروف سابقاً باسم TPUv8e) هو أحد أهم التحولات في سلاسل توريد رقائق الذكاء الاصطناعي اليوم. إنه يشير إلى تصويت بالثقة في تكنولوجيا التغليف من إنتل، لكنه أيضاً رهان عالي المخاطر يمكن أن يعيد تشكيل سوق تغليف أشباه الموصلات - إذا تمكنت إنتل من التغلب على التحدي الصعب المتمثل في زيادة الإنتاجية ومواجهة التناقض المحرج المتعلق بمعالجها الرئيسي.

لماذا تحولت جوجل: ضغط طاقة CoWoS

الدافع الرئيسي لتحول جوجل بسيط: لا توجد طاقة CoWoS كافية لتلبية الطلب المتزايد على رقائق الذكاء الاصطناعي. أدى الطلب المتزايد على الذكاء الاصطناعي إلى تقييد إنتاج TSMC من CoWoS بشكل كبير، وتعتبر EMIB من إنتل البديل الوحيد الموثوق به حالياً على نطاق واسع لمسرعات الذكاء الاصطناعي . توصف EMIB-T بأنها توفر "مرونة أكبر وتصاميم أكثر قابلية للتوسع وأقل تكلفة مقارنة بمناهج CoWoS 2.5D" .

بالنسبة لـ Humufish تحديداً، سيتم تصنيع رقاقة الحوسبة من جوجل داخلياً، بينما تتولى MediaTek تصميم الجزء الخلفي (back-end design). من المتوقع أن يكون الشريحة جاهزة في النصف الثاني من عام 2027 . تقدر شركة Aletheia Capital أن مساحة رقاقة Humufish تتراوح بين 9-10 أضعاف حجم reticle مع ركيزة (substrate) تبلغ حوالي 13,700 مم² (16 ضعف reticle)، مما يجعلها كبيرة جداً ومكلفة بالنسبة لـ CoWoS - وبالتالي فإن EMIB-T هي تقنية التغليف الافتراضية، مع CoPoS كخطة احتياطية .

باختصار، كانت جوجل بحاجة إلى حل تغليف يمكنه التوسع إلى حزم ضخمة (mega-packages) قد تواجه CoWoS صعوبات اقتصادية في التعامل معها. EMIB-T هي الإجابة.

المزايا التقنية: كيف تختلف EMIB-T عن CoWoS

الفرق المعماري بين EMIB-T و CoWoS جوهري. تقوم CoWoS بتثبيت كل رقاقة على مُوصل بيني (interposer) سيليكوني كبير يمتد على كامل الحزمة - وهو عبارة عن لوح مكلف يهدر السيليكون عند الحواف مع زيادة حجم الحزمة . على النقيض من ذلك، تقوم EMIB بتضمين جسور سيليكونية صغيرة في الركيزة العضوية فقط عند نقاط اتصال الرقاقات، مما يترك باقي الركيزة كمادة عضوية رخيصة .

الخاصية	Intel EMIB-T	TSMC CoWoS
نهج المُوصل البيني	جسور سيليكونية صغيرة مدمجة في ركيزة عضوية فقط عند توصيل الرقاقات	مُوصل بيني سيليكوني كبير عبر الحزمة بأكملها
توسع الـ reticle	يدعم ما يتجاوز 9.7x reticle؛ يستهدف 12x بحلول 2028	CoWoS-S ~3.3x؛ CoWoS-L يمتد إلى 5.5x ثم ~9.5x في 2027
الاتصال الرأسي	تقوم EMIB-T بإضافة TSVs عبر الجسور لتوصيل الطاقة/الإشارات رأسياً	هياكل منفصلة لتوصيل الطاقة في المُوصل البيني
التكلفة لأحجام الرقاقات الكبيرة جداً	الجسور الموضعية تقلل مساحة السيليكون بشكل كبير، مما يخفض التكلفة لكل حزمة	المُوصل البيني الكامل يصبح باهظ الثمن ومتحدياً في الإنتاجية مع نمو حجم reticle
توصيل الطاقة	تتيح TSVs في الجسور توصيل طاقة رأسي منخفض الضوضاء، مما يقلل المقاومة بأكثر من 30%	ناضجة ولكنها تستخدم هياكل توصيل طاقة منفصلة

يوصف الفرق غالباً بأنه شبكة طرق سريعة على مستوى المدينة (CoWoS) مقابل جسر عند معبر نهر (EMIB) . بالنسبة لرقاقة Humufish التي يبلغ حجمها ~10x reticle، فإن ميزة التكلفة والتوسع هذه حاسمة.

جرف الإنتاجية 90%: مشكلة أصعب مما تبدو

قدمت جوجل طلباً لإنتل لبناء أكثر من 3 ملايين وحدة TPU في عام 2028، كما أكدت ذا انفورميشن نقلاً عن أربعة مصادر . يشير التحليل الصناعي إلى أن هذا التعاون يتعلق بشكل أساسي بـ التغليف المتقدم، حيث أن عُقد إنتل التصنيعية ليست تنافسية مع TSMC للرقائق المنطقية المتطورة .

لكن الهدف الحجمي يصطدم بواقع التصنيع: لقد حققت تقنية EMIB-T من إنتل ما يقرب من 90% إنتاجية التحقق التقني لمشروع Humufish . المحلل مينغ تشي كو يقول إن هذه إشارة إيجابية بالنظر إلى تاريخ إنتاج EMIB من إنتل، ولكن المعيار المستخدم هو إنتاجية تجميع FCBGA، والتي تصل في الصناعة إلى 98%+ . يحذر كو صراحةً من أن الانتقال من 90% إلى 98% قد يكون "أكثر صعوبة من الانتقال من 0% إلى 90%" .

TSMC، على سبيل المقارنة، تستهدف إنتاجية تصنيع 98% لـ CoWoS بحجم 5.5x reticle في عام 2026 - وهو خط أساس أعلى بكثير . فجوة الإنتاجية هذه تعني أن إنتل يجب أن تحل مشكلة صعبة للغاية في رفع التصنيع لجعل حجم 3 ملايين وحدة مجدياً اقتصادياً. كل نقطة مئوية من فقدان الإنتاجية في مسرع ذكاء اصطناعي عالي القيمة يكلف مئات أو آلاف الدولارات، مما يترجم مباشرة إلى عشرات الملايين من الدولارات من الإيرادات المفقودة.

تقوم إنتل بتوسيع مجمع التغليف المتقدم Project Pelican في ماليزيا، والذي من المقرر أن يصبح قيد التشغيل في عام 2026 . ومع ذلك، فإن تحقيق إنتاج بملايين الوحدات بإنتاجية عالية لعميل واحد باستخدام تقنية متغيرة جديدة (EMIB-T) سيكون غير مسبوق لأعمال التغليف في إنتل.

التناقض الساخر: إنتل تتخلى عن EMIB لمعالجها الرئيسي

ربما يكون العنصر الأكثر حرجاً في رهان جوجل على EMIB-T هو هذا: معالج إنتل القادم Diamond Rapids Xeon لن يستخدم EMIB. وفقاً لـ SemiAnalysis (عبر LinkedIn)، "إنتل تتخلى عن EMIB لصالح UCIe في Diamond Rapids... من المرجح أن يستخدم Diamond Rapids UCIe عبر الركيزة للاتصال طويل المدى بين الرقاقات بدلاً من ذلك" . عرضت إنتل رابط UCIe بين الرقاقات في مؤتمر ISSCC .

هذا يخلق مفارقة حادة: إنتل تبيع تقنية EMIB-T لجوجل كعميل تغليف خارجي رئيسي بينما تتخلى عنها داخلياً لمعالج الخادم الرئيسي الخاص بها. الأساس المنطقي هو أنه بالنسبة لرقاقات المعالجة (CPU chiplets) شبه المتجانسة، يوفر UCIe عبر الركيزة القياسية نطاقاً ترددياً كافياً بتكلفة وتعقيد أقل - لكن الصورة العامة محرجة.

إنتل تطلب فعلياً من السوق أن تثق في EMIB لحجم 3 ملايين وحدة TPU من جوجل، بينما اختار فريق المنتج الرئيسي لديها معياراً مختلفاً للتواصل بين الرقاقات. كما وصفتها SemiAnalysis، "أفضل تقنية تغليف من إنتل - للجميع باستثناء إنتل" .

ملاحظة: تفاصيل تصميم Diamond Rapids مستمدة من تقارير محللي الصناعة ومنشورات LinkedIn من SemiAnalysis، وهي موثوقة ولكنها ليست تأكيدات رسمية من إنتل .

الخلاصة

رهان جوجل على EMIB-T هو تصويت بالثقة في تقنية التغليف من إنتل في وقت تتعرض فيه طاقة CoWoS لضغط شديد، وبالنسبة لأحجام الرقاقات الكبيرة جداً (~10x reticle)، تقدم EMIB-T ميزة حقيقية في التكلفة والتوسع. لكن إنتل تواجه تحدياً صعباً في رفع الإنتاجية (90% → 98%+) وتوسيع الحجم إلى ملايين الوحدات بتقنية لم تشغلها أبداً على هذا النطاق. التناقض المتمثل في تخلي Diamond Rapids عن EMIB يسلط الضوء على كيف تروج إنتل لهذه التقنية لعملاء خارجيين بينما تنتقل في نفس الوقت بمنتجها الأعلى حجماً إلى معيار مختلف.