لماذا تحولت جوجل إلى تقنية EMIB-T من إنتل (ولماذا هذا مهم)

إنها استراتيجية تنويع للإمداد، وليست هروبًا كاملاً. فمعالج TPU 8t المخصص للتدريب لا يزال يستخدم تقنية CoWoS-S من TSMC . ستتعامل إنتل مع ما يقرب من نصف الحجم الإجمالي المتوقع لمعالجات TPU من جوجل (~6 مليون وحدة) خلال الفترة 2027-2028 . كما أن هذه الخطوة تمثل فوزًا كبيرًا لشركة إنتل، مما يشير إلى أن تقنية التغليف المتقدمة لديها أصبحت ذات مصداقية لدى كبرى شركات الحوسبة السحابية، ويأتي هذا في الوقت الذي تقوم فيه NVIDIA بتقييم عملية 18A وتقنية التغليف EMIB من إنتل لمعالجات الجيل التالي .

المزايا التقنية لـ EMIB-T مقارنة بـ CoWoS

لطالما استُخدمت تقنية EMIB القياسية في معالجات إنتل من فئة FPGA و Xeon Sapphire Rapids، لكنها كانت تفتقر إلى قدرات توصيل الطاقة وتوسيع نطاق القناع (reticle) اللازمة لمسرعات الذكاء الاصطناعي عالية الطاقة. تقنية EMIB-T تحل هذه المشكلة بإضافة وصلات عبر السيليكون (TSVs) مباشرة في الجسور المدمجة، مما يتيح توصيل الطاقة عموديًا ودعم معايير HBM4 . تشمل المزايا المعمارية الرئيسية:

• لا حاجة لطبقة وسيطة كبيرة من السيليكون – تقوم EMIB بتضمين جسور صغيرة فقط في الأماكن التي تتصل فيها الرقائق، مما يقلل من تكلفة المواد ويبسط الهيكل .
• توافق أفضل في التمدد الحراري – بدون وجود طبقة وسيطة كبيرة تمتد عبر الحزمة بأكملها، يتم تقليل عدم التطابق في معامل التمدد الحراري .
• توسيع أكبر لحجم القناع – يمكن لـ EMIB-T التوسع إلى ما هو أبعد من حد 3.3x الموجود في CoWoS-S. يقدر محللو Bernstein أن EMIB-T تدعم أحجام حزم أكبر من عروض CoWoS الحالية . صرحت إنتل أن EMIB دعمت حجم قناع 6x في عام 2024 وتستهدف 8x في عام 2026 و 12x بحلول عام 2028 .
• إنتاجية نظرية أعلى لكل طبقة وسيطة – نظرًا لأن الجسور صغيرة ومحلية، فإن وجود عيب في جسر واحد لا يؤدي إلى إتلاف الطبقة الوسيطة بأكملها، كما يمكن أن يحدث مع CoWoS التي تستخدم طبقة وسيطة ضخمة ومتجانسة .
• طاقة إنتاجية متاحة – خطوط إنتاج EMIB من إنتل ليست مستغلة بالكامل بعد، بينما كل فتحة إنتاج رئيسية لـ CoWoS محجوزة مسبقًا حتى عام 2027 .

المقابل: لا تزال CoWoS تتصدر من حيث أقصى كثافة للنطاق الترددي وقرب وحدات HBM لأكثر تصميمات الذكاء الاصطناعي تطلبًا . EMIB-T تقترب من هذه الفجوة لكنها لم تتجاوز CoWoS بعد في الطرف الأعلى من الأداء.

الحجم والإنتاجية وفجوة الـ 8%

الصفقة، التي نشرتها The Information وأكدتها Morgan Stanley، تتضمن قيام جوجل بحجز أكثر من 3 ملايين وحدة من معالجات TPU للإنتاج في عام 2028 . هذا هو التحدي: يجب على إنتل تقديم تقنية لم يتم نشرها مطلقًا بهذا الحجم لعميل خارجي.

الإنتاجية هي التوتر الأساسي. أشار Ming-Chi Kuo لأول مرة إلى أن تقنية التغليف EMIB-T من إنتل قد حققت إنتاجية ~90% في التحقق الفني لمعالج Humufish TPU . ومع ذلك، فإن معيار الإنتاج الضخم هو ~98%، مما يترك فجوة حرجة تبلغ 8 نقاط . على سبيل المقارنة، هدف إنتاجية TSMC لـ CoWoS بحجم قناع 5.5x في عام 2026 يبدأ من 98% . الإنتاجية بنسبة 90% تعني أن 1 من كل 10 وحدات مجمعة يتم إعدامها؛ بينما الإنتاجية بنسبة 98% تخفض ذلك إلى 1 من كل 50 وحدة .

تشمل التحديات الأخرى:

• مخاطر التنفيذ: اعترف نائب رئيس إنتل، John Pitzer، بأن توقعات زيادة طاقة التغليف السابقة لعام 2025 كانت "مفرطة في التفاؤل" . كما تقوم الشركة بالاستعانة بمصادر خارجية لبعض إنتاج EMIB في منشأة Amkor في كوريا الجنوبية .
• الجدول الزمني: من المقرر أن يتم تصنيع شريحة Humufish TPU الأولية (tape-out) في ~أواخر عام 2026، مع عينات إنتاج في النصف الثاني من عام 2027 .
• توسيع الحجم: من المتوقع أن تتضاعف طاقة إنتاج عقدة 18A من إنتل بحلول عام 2028، وتنمو طاقة مصنع إنتل 3 في أيرلندا بنسبة 80% خلال نفس الفترة .

المفارقة: Diamond Rapids

الجانب الأكثر لفتًا للانتباه في هذه القصة هو أن إنتل تكسب جوجل كعميل خارجي لتقنية EMIB بينما تبتعد منصتها الرئيسية Xeon عن EMIB. من المرجح أن يستخدم معالج الخوادم من الجيل التالي، Diamond Rapids (192 نواة، والمقرر لعام 2026-2027)، واجهة UCIe بين الرقائق فوق ركيزة عضوية قياسية بدلاً من EMIB . في مؤتمر ISSCC، عرضت إنتل وصلة UCIe-S فوق ركيزة عضوية قياسية بسرعات بيانات عالية، محققة معدل بيانات أعلى بـ 3 مرات وكثافة نطاق ترددي أعلى بـ 2.8 مرة مقارنة بتصميم مماثل بعقدة 3 نانومتر .

هذا يعني:

• استخدمت معالجات Sapphire Rapids (2023) و Granite Rapids تقنية EMIB لربط رقائق الحوسبة معًا.
• من المتوقع أن يستخدم Diamond Rapids نهج UCIe-over-substrate الأبسط والأرخص، متجنبًا تعقيد وتكلفة EMIB .
• ومع ذلك، تبيع إنتل الآن نفس تقنية EMIB لجوجل كبديل متميز لـ CoWoS.

تؤكد المفارقة أن عرض قيمة EMIB يعتمد بشكل حاد على حالة الاستخدام: فبالنسبة لمسرعات الذكاء الاصطناعي الكبيرة من جوجل، تحل المشكلة نقص الطاقة وتوفر توسعًا فعالاً من حيث التكلفة. أما بالنسبة لمعالجات Xeon الخاصة بإنتل، فإن التقدم في نقل الإشارات عبر الركيزة العضوية باستخدام UCIe يجعل نهج الجسر المدمج غير ضروري ومكلفًا للغاية لحزم وحدات المعالجة المركزية عالية الحجم .