أفادت IBM في ورقة أولية بانخفاض يصل إلى 63 مرة في تكلفة أخذ العينات المُقدّرة لتخفيف الأخطاء، لكنها ليست برهاناً على سرعة تشغيل أعلى بـ63 مرة أو على حوسبة متحمّلة للأخطاء. تعالج خلايا IBM المبردة معيارياً مشكلة التوصيلات بين المعالجات فائقة التوصيل، بينما تطور إنتل بتقنيات Tunnel Falls وHorse Ridge II رقائق كيوبتات...
نشر بواسطةتم التحرير باستخدام GPT-5.6 Terraتم إنشاء الصور باستخدام GPT Image 2
إجابة البحث

Create a landscape editorial hero image for this Studio Global article: How are IBM and Intel advancing toward commercially viable quantum computing by addressing error correction, hardware architecture, cooling,. Article summary: IBM is pursuing a combined near-term error-mitigation strategy and a scalable superconducting-system architecture; Intel is pursuing silicon-spin qubits and cryogenic control while framing quantum as a specialized accele. Topic tags: general, news, general web, user generated, academic. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks
تحتاج الحوسبة الكمية كي تصبح منتجاً تجارياً إلى أكثر من زيادة عدد الكيوبتات، وهي وحدات المعلومات الكمية. فالمنظومات يجب أن تحدّ من الأخطاء، وأن تستوعب التوصيلات والتبريد اللازمين لتشغيل معالجات أكبر، ثم أن تقدم تفوقاً ملموساً على الحوسبة التقليدية يجعل العملاء مستعدين للدفع.
تستهدف IBM وإنتل جوانب مختلفة من هذه المعضلة. تجمع IBM بين تخفيف الأخطاء على المدى القريب وبنية فائقة التوصيل قابلة للربط بين عدة معالجات، بينما تراهن إنتل على كيوبتات الدوران في السيليكون وعلى دور للحوسبة الكمية كمسرّع ضمن منظومة هجينة.
تجمع تقنية IBM المسماة الإلغاء الاحتمالي للأخطاء عبر الزمكان (spacetime probabilistic error cancellation، أو spacetime PEC) بين طريقتين للتعامل مع الضوضاء، من دون الادعاء بأنها تصحح كل الأخطاء تصحيحاً كاملاً.
في المرحلة الأولى، تستخدم طبقة اكتشاف الأخطاء المبنية على «شفرات الزمكان» كيوبتات مساعدة وفحوصاً موزعة عبر كيوبتات الدارة وخطواتها الزمنية. وإذا خالفت نتيجة تشغيل ما تلك الفحوص، تُعلَّم باعتبارها معيبة وتُستبعد عبر الانتقاء اللاحق. بعد ذلك تطبق IBM تقنية الإلغاء الاحتمالي للأخطاء (PEC) لتقدير الأخطاء المتبقية التي لم يكتشفها الفحص وإلغائها إحصائياً؛ وذلك عبر أخذ عينات من نسخ معدّلة من الدارة ودمج نتائجها بأوزان محسوبة.
والفارق أساسي هنا: هذه تقنية لتخفيف الأخطاء وليست تصحيحاً كمياً متحملاً للأخطاء. أي إنها قد تحسن تقدير النتيجة المستخرجة من معالج ضوضائي، لكنها لا تحول الكيوبتات الفيزيائية المتاحة اليوم إلى كيوبتات منطقية موثوقة إلى أجل غير محدد.
اختبر الباحثون النهج المركب على معالج IBM فائق التوصيل ibm_aachen، في محاكاة لنموذج آيزنغ ذي المجال العرضي. وتفيد الورقة الأولية بأن البروتوكول استعاد متوسط المغنطة ضمن هامش عدم اليقين الإحصائي حتى ست خطوات تروتر، وخفّض العبء المُستنتج لأخذ العينات بما يصل إلى 63 مرة مقارنة باستخدام PEC من دون الانتقاء اللاحق.
الرقم لافت، لكنه محدد النطاق: فهو يقارن تكلفة أخذ العينات المقدّرة في هذه التجربة، ولا يعني تحسناً بمقدار 63 مرة في زمن التشغيل الكلي، ولا يمثل تسارعاً كمياً عاماً. فالانتقاء اللاحق يستبعد بالضرورة بعض القياسات، كما أن PEC يعتمد على نمذجة الضوضاء بدقة كافية كي ينجح الإلغاء الإحصائي. كذلك، النتيجة منشورة كمسودة على arXiv وليست برهاناً خضع لمراجعة الأقران على حوسبة واسعة النطاق ومتحملة للأخطاء.
عملياً، تقترح النتيجة مساراً انتقالياً مفيداً: اكتشاف الأعطال التي يمكن تمييزها واستبعاد لقطاتها، ثم تخصيص تخفيف الأخطاء، وهو مكلف، للأخطاء المتبقية. وقد يوسع ذلك نطاق الحسابات المفيدة على الأجهزة الضوضائية، لكنه لا يلغي الحاجة الطويلة الأمد إلى تصحيح أخطاء نشط وكيوبتات منطقية.
في المعالجات الكمية فائقة التوصيل، يمثل التبريد قيداً على تصميم النظام كاملاً. يحتاج كل كيوبت إلى وصلات للتحكم والقراءة، ومع زيادة عدد المعالجات داخل بنية تبريد تقليدية تصبح كثافة الأسلاك والربط البيني أكثر صعوبة.
ربطت IBM خليتين مبردتين على شكل صندوق ضمن بيئة تشغيل واحدة وصلت حرارتها إلى أقل من 15 ملي كلفن، عبر نفق محمي حرارياً تمر فيه كابلات كمية بين الوحدتين. وتستخدم كل خلية تقنية تبريد بالتخفيف معروفة، لكن شكلها الصندوقي صُمم لوضع الوحدات جنباً إلى جنب وتوفير مساحة أكبر كثيراً للتوصيلات وروابط الشرائح. وتقول IBM إن غلاف التفريغ في كل وحدة يوفر مساحة للأسلاك تصل إلى 12 ضعف المتاح في أنظمتها الكمية الأكثر استخداماً.
الأهمية التجارية هنا هندسية: بدلاً من حشر معالج أكبر باستمرار داخل ثلاجة واحدة محدودة المساحة، تريد IBM ربط معالجات عبر وصلات قصيرة ومحمية. وقد يسهل ذلك إضافة قدرة معالجة مع تقليل تعقيد تمديد التوصيلات الخارجية الطويلة.
تخطط IBM لتركيب معالجات Nighthawk في الأنظمة المعيارية كخطوة تالية لاختبار البنية. وتستهدف خارطتها وجود ما لا يقل عن 1,000 كيوبت قابل للبرمجة عبر معالجات مترابطة بحلول 2027، وإطلاق نظام IBM Quantum Starling المخطط له بوصفه نظاماً متحملاً للأخطاء في 2029. 17
18
هذه أهداف في خارطة طريق وليست قدرات تم تسليمها بالفعل. لكنها توضح أن IBM تتعامل مع معالجة الأخطاء، والعتاد المعياري، والربط البيني، والأسلاك، والتشغيل المبرد باعتبارها مشكلة توسع واحدة مترابطة.
يرى الرئيس التنفيذي لإنتل، ليب-بو تان، أن المعالجات الكمية ستكون فئة ثالثة من العتاد الحاسوبي تعمل إلى جانب المعالجات المركزية (CPU) والرسومية (GPU) في تطبيقات محددة. في هذا النموذج، تنظم المعالجات التقليدية سير العمل وتنفيذ العمليات المعتادة، بينما يُستخدم المعالج الكمي فقط في المهام التي قد تقدم فيها الخوارزميات الكمية ميزة حقيقية. 5
وهذا طرح تجاري أكثر تقييداً من فكرة استبدال الحوسبة التقليدية، وربما أكثر واقعية. فأي سير عمل كمي مفيد سيتعين عليه تبرير ما يضيفه من عتاد وبرمجيات وتعقيد تشغيلي أمام أنظمة الحوسبة عالية الأداء والذكاء الاصطناعي التقليدية التي تتحسن بسرعة.
معالج Tunnel Falls من إنتل هو معالج كمي بحثي من 12 كيوبتاً من نوع دوران السيليكون، أتاحته الشركة لمجتمع الباحثين. ويتمثل دوره في دراسة تشغيل الكيوبتات وقياس خصائصها وتصنيعها وإمكان توسعها بأساليب مستوحاة من تصنيع أشباه الموصلات. وتصفه إنتل بأنه خطوة نحو نظام كمي تجاري متكامل، لا منتجاً تجارياً بحد ذاته.
تكمن جاذبية كيوبتات دوران السيليكون في قابلية التصنيع: فإذا نضجت التقنية، فقد تستفيد من تقنيات وانضباط عمليات الإنتاج المطورة لصناعة الشرائح التقليدية. لكن Tunnel Falls ما زال جهازاً بحجم بحثي، لذا يبقى إثبات هذه الإمكانات على المقياس المطلوب لتحمل الأخطاء أمراً مؤجلاً.
تحتاج إنتل أيضاً إلى حل مشكلة التحكم. يمثل Horse Ridge II مشروعها لرقاقة تحكم كمية مبردة، هدفه زيادة تكامل الكيوبتات مع الإلكترونيات التقليدية التي تتحكم بها وتقرأ نتائجها. وتعد إنتل التحكم المبرد جزءاً أساسياً من عملها في أنظمة الحوسبة الكمية؛ وتشير التقارير عن البرنامج إلى عمل Horse Ridge II عند نحو 4 كلفن.
المقصود من نقل أجزاء من التحكم إلى بيئة أقرب إلى التبريد هو تقليل الاعتماد على حزم ضخمة من الأسلاك القادمة من درجة حرارة الغرفة، وهي عقبة محتملة عندما يكبر النظام. وبذلك يوضح Tunnel Falls وHorse Ridge II أن إنتل تطور في آن واحد تقنية الكيوبتات وطبقة التحكم المحيطة بها.
تتقارب الجداول الزمنية في القطاع حول نهاية العقد. وتقول مايكروسوفت إن عملها على Majorana 2 يدعم هدف الوصول إلى آلات كمية مفيدة تجارياً بحلول 2029، كما تذكر الشركة أن متوسط عمر الكيوبتات في النظام الجديد يقارب 20 ثانية. لكن هذه محطات وأهداف أعلنتها الشركة، وليست دليلاً على وجود آلة متحملة للأخطاء منشورة تجارياً بالفعل. 2
9
ويقدم بيتر دي سانتيس، المسؤول التنفيذي في أمازون، تقديراً أكثر حذراً: فقد تظهر أول حواسيب كمية صغيرة مفيدة تجارياً خلال خمس إلى سبع سنوات. 6 ويشير ذلك إلى أوائل ثلاثينيات القرن الحالي، ويؤكد الفرق بين تحقيق محطة عتادية وبين تقديم قيمة أعمال قابلة للتكرار.
تركيز إنتل على تصحيح الأخطاء والتطبيقات والسؤال عن الجهة التي ستدفع يكشف الفجوة التجارية المحورية. فزيادة عدد الكيوبتات وتحسين التبريد وخفض كلفة تخفيف الأخطاء إنجازات ضرورية، لكن أياً منها لا يثبت الطلب بمفرده. وسيكون الاختبار الحاسم هو قدرة سير عمل هجين يجمع CPU وGPU والمعالج الكمي على تقديم ميزة اقتصادية مؤكدة لمشكلة لدى عميل لا تحلها الأنظمة التقليدية بالكفاءة نفسها.
في الوقت الراهن، تعد تقنية spacetime PEC والتبريد المعياري من IBM، إلى جانب عمل إنتل على كيوبتات السيليكون وإلكترونيات التحكم، خطوات هندسية مهمة. والأدق فهمها على أنها جهود لجعل الحوسبة الكمية المفيدة ممكنة، لا دليلاً على أن الحوسبة الكمية الواسعة الجدوى أصبحت واقعاً بالفعل.
Studio Global AI
تتضمن هذه الصفحة إجابة مدعومة بالمصدر يمكنك المتابعة داخل Studio Global.
أفادت IBM في ورقة أولية بانخفاض يصل إلى 63 مرة في تكلفة أخذ العينات المُقدّرة لتخفيف الأخطاء، لكنها ليست برهاناً على سرعة تشغيل أعلى بـ63 مرة أو على حوسبة متحمّلة للأخطاء.
أفادت IBM في ورقة أولية بانخفاض يصل إلى 63 مرة في تكلفة أخذ العينات المُقدّرة لتخفيف الأخطاء، لكنها ليست برهاناً على سرعة تشغيل أعلى بـ63 مرة أو على حوسبة متحمّلة للأخطاء. تعالج خلايا IBM المبردة معيارياً مشكلة التوصيلات بين المعالجات فائقة التوصيل، بينما تطور إنتل بتقنيات Tunnel Falls وHorse Ridge II رقائق كيوبتات سيليكونية وإلكترونيات تحكم مبردة.
تتجه الشركات إلى أهداف طموحة قرب 2029، لكن تقدير أمازون بوصول حواسيب كمية صغيرة مفيدة تجارياً خلال خمس إلى سبع سنوات يبرز استمرار الغموض حول الطلب والعائد الاقتصادي.