كيف تنقل LPDDR5X-PIM من سامسونغ عمليات استدلال الذكاء الاصطناعي إلى داخل الذاكرة؟

الفكرة الأساسية: تقليل رحلة البيانات بين الذاكرة والمعالج

تستهلك عملية استدلال نماذج اللغة الكبيرة وقتاً وطاقةً كبيرين في نقل أوزان النموذج والبيانات الوسيطة بين DRAM والمعالج. وتحاول تقنية المعالجة داخل الذاكرة (Processing-in-Memory أو PIM) تخفيف هذا الاختناق عبر تنفيذ بعض العمليات الحسابية بجوار مصفوفات الذاكرة، بدلاً من إرسال كل معامل إلى المعالج عبر واجهة الذاكرة الخارجية.

وتصف سامسونغ LPDDR5X-PIM بأنها أول حل PIM قائم على ذاكرة LPDDR مخصص لاستدلال الذكاء الاصطناعي. 2 9 13 ويجعل ذلك التقنية مناسبة خصوصاً للعمليات المتكررة من نوع ضرب المصفوفة في المتجه (GEMV)، حيث قد يكون تقليل حركة البيانات مهماً بقدر زيادة القدرة الحسابية التقليدية.

16 وحدة معالجة داخل حزمة من أربع شرائح

تتكون المواصفة التي عرضتها سامسونغ من حزمة LPDDR5X بسعة 16 غيغابايت، مبنية من أربع شرائح وبحزمة JEDEC ذات 561 كرة توصيل، وتعمل بسرعة 9600 ميغابت/ثانية لكل طرف. وتتشارك الشرائح إشارات الأوامر والعناوين، مع استخدام خطوط بيانات منفصلة، بما يتوافق مع التنظيم المتوازي المعتاد في أنظمة LPDDR. 9 17

وتضم الحزمة 16 وحدة PIM موزعة على بنوك DRAM. وتتكون كل وحدة من نوعين رئيسيين من العتاد:

• أشجار MAC لتنفيذ عمليات الضرب والتجميع المكثفة، كما في GEMV وعمليات المصفوفات المشابهة.
• وحدات ALU للحسابات العائمة والصحيحة لمعالجة العمليات العنصرية والحسابات المساندة.

ويعني هذا التصميم غير المتجانس أن الذاكرة لا تقتصر على تنفيذ حسابات بسيطة لنوع بيانات واحد. كما تشير مواد سامسونغ السابقة حول PIM إلى استخدام وحدة SIMD للحسابات العائمة ووضع وحدات المعالجة على مستوى البنوك، بما يوضح نهج الشركة في تقريب وحدات الحساب المتخصصة من البيانات التي تحتاج إليها. 9 11

ماذا يعني رقم 614 غيغابايت/ثانية؟

أعلنت سامسونغ عن نطاق ترددي داخلي إجمالي يصل إلى 614 غيغابايت/ثانية لعمليات PIM. وهذا الرقم لا يمثل سرعة الاتصال الخارجية العادية المتاحة لمعالج مضيف عبر واجهة LPDDR5X التقليدية؛ بل يعكس التوازي في العمل بين عدة بنوك ووحدات معالجة داخل الذاكرة. 1

وبحسب المقارنة التي عرضتها سامسونغ، يعادل هذا الرقم تقريباً ثمانية أضعاف نطاق LPDDR5X التقليدي المستخدم كخط أساس. لكن الفارق مهم: تقنية PIM توفر نطاقاً ترددياً مرتفعاً داخل الذاكرة للعمليات المدعومة، ولا تحول واجهة LPDDR الخارجية إلى وصلة بسرعة 614 غيغابايت/ثانية.

كيف تعمل محاذاة العناوين؟

تُعد ميزة Address Align Mode جزءاً أساسياً من التصميم. إذ تُرتب المعاملات المتناظرة في عناوين متطابقة عبر البنوك المشاركة، بحيث يؤدي أمر PIM مشترك إلى تشغيل العملية نفسها بالتوازي في تلك البنوك.

وتستفيد هذه الآلية من كون الشرائح الأربع في رتبة LPDDR تستقبل إشارات أوامر وعناوين مشتركة وتعمل بالتزامن، مع احتفاظها بمسارات بيانات منفصلة. 17 وبذلك يمكن تنفيذ العمل بالتوازي من دون التعامل مع الحزمة كأنها قناة خارجية عريضة تقليدية.

وشرحت سامسونغ نمطين للتشغيل:

• التشغيل على بنك واحد: يوفر تحكماً أدق، ويترك مجالاً أكبر لمواصلة حركة DRAM العادية بالتوازي مع عمل PIM.
• التشغيل على عدة بنوك: يفعّل عدداً أكبر من وحدات PIM في الوقت نفسه، ويرفع التوازي الداخلي والنطاق الترددي في النوى الحسابية المناسبة.

وتعتمد المفاضلة على طبيعة الحمل. فزيادة عدد البنوك المشاركة قد ترفع معدل الإنجاز، لكنها تقلل في المقابل عدد البنوك المتاحة مؤقتاً لطلبات الذاكرة التقليدية. لذلك لا تعمل PIM كأنها مسرّع شفاف يمكن إضافته من دون تعديل؛ إذ ينبغي للبرمجيات وتخطيط الموترات والنوى المستهدفة أن تُكيّف مع بنية بنوك الذاكرة.

نتائج Llama 3.1 8B: أرقام واعدة ولكنها خاصة بإعداد سامسونغ

على نظام SoC مخصص للذكاء الاصطناعي الطرفي ويشغّل نموذج Llama 3.1 8B، أعلنت سامسونغ النتائج التالية مقارنةً بذاكرة LPDDR5X التقليدية:

• انخفاض زمن الاستدلال بمقدار 2.28 مرة.
• ارتفاع معدل إنتاج الرموز بمقدار 3.01 مرة.
• نطاق ترددي داخلي يصل إلى 614 غيغابايت/ثانية، مقابل نحو 76.8 غيغابايت/ثانية في خط الأساس التقليدي الوارد في تغطية العرض. 1

هذه النتائج هي أرقام أعلنتها سامسونغ في إعداد اختبار محدد، وليست معامل أداء ثابتاً لكل الأجهزة أو النماذج. وقد تختلف المكاسب بحسب دقة النموذج، وطريقة توزيع الموترات، وحجم الدفعة، وسعة الذاكرة، ونسبة العمليات الشبيهة بـGEMV من إجمالي وقت الاستدلال.

كما عرضت سامسونغ خفض استهلاك الطاقة بوصفه فائدة معمارية متوقعة نتيجة تقليل حركة البيانات بين الذاكرة وSoC. لكن المواد المتاحة هنا لا تقدم رقماً مستقلاً قابلاً للمقارنة بوحدة واط لكل عملية استدلال أو جول لكل رمز. لذلك ينبغي فهم الوفر في الطاقة كهدف تصميمي وفائدة متوقعة للأحمال المناسبة، لا كنسبة خفض منشورة ومثبتة بشكل مستقل.

LPDDR5X-PIM مقابل HBM

تبقى HBM الخيار الأقوى عندما يحتاج المسرّع إلى أقصى نطاق ترددي خارجي، ولا سيما في التدريب واسع النطاق ومهام مراكز البيانات المتقدمة. غير أن أداء HBM يعتمد على DRAM مكدسة، ووصلات عبر السيليكون، وتغليف متقدم، ومتطلبات كبيرة من حيث المساحة الحرارية والسيليكون. وفي Hot Chips، قالت Micron إن فارق مساحة الرقاقة بين HBM وDDR5 يتسع، وقد تتطلب ذاكرة HBM ذات السعة نفسها نحو ثلاثة أضعاف مساحة الرقاقة في المقارنة التي عرضتها.

أما نهج سامسونغ فيقدم مفاضلة مختلفة: فهو يحافظ على صيغة ذاكرة DRAM منخفضة الطاقة من فئة LPDDR5X، ويضيف إليها قدرة حسابية محدودة بالقرب من البنوك. ولا تستطيع LPDDR5X-PIM توفير النطاق الترددي العام الذي تقدمه HBM للمسرّعات، لكنها قد تكون جذابة عندما تكون المشكلة الأساسية هي نقل البيانات أثناء الاستدلال، لا توفير أعلى معدل ممكن للحسابات العائمة.

وتستهدف التقنية، وفق هذا التصور، عدة فئات:

• الهواتف والأجهزة العميلة: تشغيل نماذج الذكاء الاصطناعي محلياً ضمن قيود البطارية والحرارة.
• الأنظمة الطرفية: تنفيذ الاستدلال محلياً من دون مسرّع منفصل قائم على HBM.
• الخوادم: مهام الاستدلال ومعالجة البيانات التي يحدها نقل البيانات بين الذاكرة والمعالج، لا عدد العمليات العائمة الأقصى.

وعليه، فإن الوصف الأدق هو أن LPDDR5X-PIM مكمل لـHBM أو بديل أقل كلفة في أحمال استدلال محددة، وليست بديلاً شاملاً عنها.

من عرض FMS إلى Hot Chips وخارطة الطريق

كانت سامسونغ قد عرضت LPDDR5X-PIM في فعالية FMS 2026، ثم أضافت جلسة Hot Chips شرحاً معمارياً أكثر تفصيلاً ومناقشة لنتائج الأداء. وقد أدرج برنامج المؤتمر عرض سامسونغ ضمن جلسة مخصصة للذاكرة حول المعالجة داخل LPDDR لاستدلال الذكاء الاصطناعي. 9 13

ويتمثل الاتجاه الأوسع في جعل PIM ميزة قابلة للنشر في الذاكرة منخفضة الطاقة، بدلاً من حصرها في تجارب متخصصة مع حزم HBM. كما ترتبط رؤية سامسونغ الأطول مدى بذاكرة LPDDR6-PIM وبطموح مواءمتها مع المعايير، لكن الأدلة المتاحة لا تثبت وجود مواصفة JEDEC نهائية أو موعد تصديق محدد.

وقالت شركة DeepX إنها تخطط لاستخدام LPDDR5X-PIM من سامسونغ في شريحتها DX-M2 من الجيل الثاني، وتستهدف LPDDR6-PIM في تصميم DX-M3 اللاحق. 15

LPDDR5X-PIM وXCENA MX1: الفكرة مشتركة والمنصة مختلفة

ظهر عرض سامسونغ في جلسة الذاكرة نفسها في Hot Chips التي عرضت فيها XCENA جهاز MX1، لكن الحلين يعملان على مستويين مختلفين.

فجهاز XCENA MX1 هو جهاز ذاكرة حسابية من نوع CXL Type 3 موجه للبنية التحتية على مستوى الرفوف. ويجمع التصميم بين سعة تصل إلى 2 تيرابايت من DDR5، وسعة مدعومة بوحدات SSD، وأكثر من 1000 نواة RISC-V لمعالجة البيانات قرب الذاكرة. 4 10

أما LPDDR5X-PIM فتدمج مجموعة أصغر من وحدات الحساب المتخصصة مباشرةً داخل ذاكرة LPDDR DRAM. ويحاول الحلّان تقليل نقل البيانات من ذاكرة المضيف، لكن MX1 جهاز خوادم متصل عبر CXL، في حين أن تصميم سامسونغ عبارة عن حزمة ذاكرة منخفضة الطاقة مخصصة للعمل بالقرب من SoC أو ضمن نظام يستخدم ذاكرة من نمط LPDDR.

الخلاصة العملية

تقدم سامسونغ LPDDR5X-PIM في Hot Chips 2026 كحل موجّه لاختناق الذاكرة في استدلال الذكاء الاصطناعي. فالوحدات الحسابية الست عشرة، والتوازي على مستوى البنوك، وأشجار MAC، ووحدات ALU للحسابات العائمة والصحيحة، تسمح بتنفيذ عمليات محددة بالقرب من البيانات، مع الحفاظ على صيغة LPDDR5X ونقطة تشغيل تبلغ 9600 ميغابت/ثانية لكل طرف. 9

وتبدو نتائج Llama 3.1 8B مشجعة، لكنها تظل نتائج اختبار أعلنتها الشركة وترتبط بحمل وإعداد محددين. أما الأهمية الاستراتيجية للتقنية فتتمثل في توسيع نطاق PIM نحو ذاكرة منخفضة الطاقة قابلة للاستخدام في الهواتف والأجهزة الطرفية والحواسيب وبعض الخوادم، مع ترك HBM للأحمال التي تحتاج فعلاً إلى نطاقها الترددي العام الأعلى بكثير.