تفيد تقارير صناعية بأن سعة TSMC لتغليف CoWoS محجوزة حتى 2027، مع فترات انتظار تتراوح تقريباً بين 52 و78 أسبوعاً. تعمل TSMC على رفع سعة CoWoS من نحو 35 ألف بداية رقاقة شهرياً في أواخر 2024 إلى نحو 120–130 ألفاً بنهاية 2026، لكن الطلب لا يزال يتجاوز المعروض.
إجابة البحث

Create a landscape editorial hero image for this Studio Global article: How is TSMC’s fully booked advanced-packaging capacity through 2027 reshaping the AI-chip supply chain, including the spillover of backend o. Article summary: TSMC’s CoWoS shortage is turning advanced packaging—not leading-edge wafer fabrication—into the binding constraint on AI-accelerator output. It is forcing a more fragmented, multi-vendor backend supply chain, but Intel’s. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
لم يعد تصنيع قالب الرقاقة المنطقية المتقدم وحده هو العامل الحاسم في إنتاج مسرّعات الذكاء الاصطناعي. فبعد خروج القالب من مصنع الرقائق، يحتاج إلى تغليف متقدم يربطه بذاكرة النطاق الترددي العالي HBM داخل حزمة واحدة. وهنا اصطدمت الصناعة باختناق في قدرة TSMC على تنفيذ تغليف CoWoS، ما دفع بعض أعمال المرحلة الخلفية، وفق تقارير صناعية، نحو منشآت Intel في ماليزيا لخدمة عملاء كبار مشتركين.
لكن هذا التطور لا يعني أن Intel حلت محل TSMC. فما زالت CoWoS المسار الناضج والمعتمد للإنتاج الكبير في عدد كبير من تصاميم وحدات معالجة الرسوميات والرقائق المخصصة المقترنة بذاكرة HBM. أما EMIB-T، فرغم وعوده التجارية، فما زال يحتاج إلى إثبات استقرار الركائز والتأهيل والإنتاج بكميات كبيرة.
تجمع مسرّعات الذكاء الاصطناعي الحديثة بين قوالب منطقية مصنّعة بتقنيات متقدمة وشرائح HBM في حزمة كثيفة الوصلات. وتُعد CoWoS، وهي اختصار لـ«رقاقة على رقاقة على ركيزة»، إحدى التقنيات الأساسية لتنفيذ هذا التجميع؛ إذ لا يوفر التغليف التقليدي كثافة التوصيل اللازمة لهذه التصاميم.
لذلك أصبحت مرحلة التغليف بوابة إنتاج فعلية. فقد تُصنّع الرقاقة المنطقية بنجاح، لكنها لا تتحول إلى مسرّع قابل للاستخدام إذا لم تتوفر ذاكرة HBM أو فتحة تغليف متقدم. وقدّر تحليل من Epoch AI أن NVIDIA وGoogle وAMD وAmazon استحوذت مجتمعة على أكثر من 90% من إمدادات تغليف CoWoS وذاكرة HBM عالمياً من حيث القيمة في 2025، رغم أنها مثلت نحو 12% فقط من إنتاج القوالب المنطقية المتقدمة. ويكشف هذا التفاوت لماذا لا تكفي طاقة تصنيع القوالب المنطقية وحدها لقياس إمدادات رقائق الذكاء الاصطناعي الجاهزة.
وتمنح فترات الانتظار الم reported التي تبلغ نحو 52–78 أسبوعاً، إلى جانب الحجوزات الممتدة حتى 2027، الاختناق طابعاً طويل الأمد. والنتيجة العملية هي توزيع السعة الشحيحة: فالشركات التي تحجز مبكراً تملك موقعاً أفضل من الشركات الأصغر أو المتأخرة، حتى لو كانت قوالبها الحاسوبية جاهزة.
تضع تقديرات صناعية سعة TSMC من CoWoS عند نحو 35 ألف بداية رقاقة شهرياً في أواخر 2024، مع ارتفاعها إلى ما يقارب 120–130 ألفاً شهرياً بحلول نهاية 2026. وهذه زيادة كبيرة، إلا أن التقارير ما زالت تصف السوق بأنه يعاني نقصاً، لأن الطلب المرتبط بالذكاء الاصطناعي يبتلع السعة الجديدة سريعاً.
وتختلف التقديرات بحسب طريقة تعريف السعة ونطاقها؛ فبعضها يتناول CoWoS لدى TSMC فقط، بينما يشمل بعضها الآخر قدرات شبيهة بـCoWoS أو التغليف المُسنَد إلى شركات خارجية. وتوقعت Morgan Stanley، على سبيل المثال، أن يصل الطلب العالمي على CoWoS إلى 2.694 مليون رقاقة في 2027، مقارنة بـ1.394 مليون في 2026، مع توقع وصول سعة TSMC الشهرية إلى 200 ألف رقاقة بنهاية 2027. وهذه أرقام توقعية وليست بيانات إنتاج مؤكدة، لكنها توضح حجم الاستثمار المطلوب لمجاراة الطلب فقط.
وتبحث TSMC أيضاً عن حلول أطول أجلاً. فقد أفادت تقارير بأنها بدأت تجربة تغليف CoPoS باستخدام ألواح بقياس 310×310 ملليمتراً، مع استهداف الإنتاج التجاري في أواخر 2028 أو 2029. وهذا يجعل CoPoS مساراً محتملاً للتوسع مستقبلاً، لا حلاً فورياً للنقص الحالي.
تقول تقارير تستند إلى مصادر في القطاع إن بعض طلبات التغليف المتقدم في المرحلة الخلفية لعملاء كبار مشتركين تنتقل إلى عمليات Intel في ماليزيا، بسبب امتلاء سعة TSMC من CoWoS. وإذا صحت هذه التقارير، فسيؤدي ذلك إلى طمس حدّ تنافسي تقليدي: إذ يمكن لـTSMC مواصلة تدفق الرقائق في المرحلة الأمامية، بينما تنفذ Intel مراحل خلفية محددة.
لكن TSMC وIntel لم تؤكدا هذا الترتيب علناً في التقارير المتاحة. وهناك مؤشر منفصل يوفر دعماً ظرفياً فقط؛ إذ تشير تغطية صناعية إلى شحنات HBM إلى ماليزيا بقيمة تقارب 1.3 مليار دولار. ويتسق ذلك مع احتمال توجيه الذاكرة إلى موقع تغليف في ماليزيا، لكنه لا يحدد العميل أو المنتج أو العملية أو شروط العقد. لذلك لا يمكن لبيانات التجارة وحدها إثبات نقل طلب محدد من TSMC إلى Intel.
والاستنتاج الأكثر تحفظاً هو أن ماليزيا تزداد أهمية في مسار التغليف المتقدم، وأن Intel تتمتع بموقع يسمح لها باجتذاب بعض الأعمال مع بحث العملاء عن سعة خارج منظومة TSMC المحجوزة بالكامل.
تستخدم بنية EMIB جسوراً سيليكونية صغيرة مدمجة داخل ركيزة الحزمة، بدلاً من وسيط سيليكوني واحد كبير يغطي الحزمة بأكملها. وقد يقلل ذلك كمية السيليكون المستخدمة ويحسن اقتصاديات المواد في التصاميم الكبيرة متعددة القوالب.
وتضع تقارير صناعية مردود حزمة EMIB-T قرب 90%، بينما تشير عروض الأسعار إلى تكلفة تغليف أقل بنحو 40–50% من CoWoS لدى TSMC. وتعد هذه الأرقام مؤشرات على الإمكانات التجارية، لكنها لا تمثل بيانات منشورة مستقلة وقابلة للمقارنة المباشرة من حيث المردود أو السعر.
أما نقطة الضعف الأساسية فهي الركيزة. فقد وصفت Unimicron تقنية EMIB-T بأنها لم تنضج بعد، مع استهداف Unimicron وIbiden وShinko Electric مردود أولي للركائز يبلغ نحو 50% عند بدء الإنتاج التجاري في نهاية 2027. ولذلك لا يكفي اقتراب مردود الحزمة من 90%؛ إذ تحتاج المنظومة بأكملها أيضاً إلى إمداد موثوق من ركائز ABF كبيرة ومعقدة ذات مردود مقبول.
وقالت Intel إن EMIB-T يتجه نحو الإنتاج بكميات كبيرة لتلبية عمليات إطلاق العملاء في 2027. وهذا يجعل التقنية خياراً قابلاً للتصديق لتنويع مصادر التغليف، لكنه خيار متوسط الأجل في الغالب، وليس حلاً فورياً للاختناق العالمي في CoWoS.
وتتطلب مقارنات حجم الحزمة الحذر. فالحد الأقصى القابل للاستخدام يعتمد على جيل CoWoS، وتصميم القناع والوسيط السيليكوني، وموقع الجسور، والركيزة، وعدد شرائح HBM، والقيود الحرارية ومتطلبات الطاقة. لذلك لا ينبغي التعامل مع الأبعاد القصوى أو أعداد الأقنعة الواردة في خرائط طريق مختلفة باعتبارها ترتيباً مباشراً من نوع «الأكبر يفوز».
أما الفارق القريب الأجل فأوضح: CoWoS متاحة اليوم لكنها موزعة بالتقنين، في حين تهدف EMIB-T إلى إضافة مسار مؤهل بديل ابتداءً من 2027.
يفتح الاختناق فرصاً أمام أطراف تتجاوز المنافسة المباشرة بين TSMC وIntel. تعمل Unimicron مع Intel وموردين يابانيين على ركائز EMIB-T، بالتزامن مع توسيع طاقة ركائز ABF المخصصة لوحدات معالجة الرسوميات للذكاء الاصطناعي والرقائق المخصصة والحوسبة عالية الأداء. ولا يتمثل التحدي في إضافة سعة اسمية فحسب، بل في رفع مردود الركائز الكبيرة والمعقدة على نحو غير معتاد.
كما يمكن لشركة ASE، المتخصصة في خدمات تجميع واختبار أشباه الموصلات، استيعاب أعمال التجميع والاختبار والاستفادة من الطلب الفائض. لكنها ليست بديلاً جاهزاً تلقائياً عن تدفق CoWoS المتكامل لدى TSMC؛ إذ تعتمد عمليات النقل على تأهيل العميل، ومصادر الوسيط السيليكوني أو طبقة إعادة التوزيع، ودمج HBM، ومتطلبات الاختبار.
ولهذا تتجه استجابة الصناعة إلى مزيد من التوزيع. فالسعة المطلوبة يجري البحث عنها عبر المسابك، وشركات التجميع والاختبار الخارجية، ومصنعي الركائز، وموردي الذاكرة والمواد، بدلاً من الاعتماد على خط تغليف واحد.
يتمثل الأثر المباشر في وصول المسرّعات بوتيرة أبطأ وأقل قابلية للتنبؤ. فنقص HBM أو التغليف المتقدم يمكن أن يؤخر الأنظمة الكاملة، حتى عندما تكون القوالب المنطقية الأساسية متاحة. كما يمنح ذلك أفضلية للعملاء الأكبر القادرين على حجز السعة النادرة مسبقاً بفضل قوتهم الشرائية وأفق تخطيطهم الطويل.
وبالنسبة إلى مشغلي مراكز البيانات، قد يؤدي ذلك إلى تأخير تركيب عناقيد تدريب الذكاء الاصطناعي وزيادة قيمة التزامات التوريد طويلة الأجل. أما مصممو الرقائق، فيواجهون تكلفة أعلى عند اختيار بنية الحزمة؛ فالابتعاد عن CoWoS لا يعني ببساطة العثور على خط تجميع شاغر. بل يجب إعادة تأهيل التصميم حول بنية توصيل مختلفة، وركيزة أخرى، وتكوين HBM مختلف، وحل حراري، ومسار اختبار جديد.
ويمتد الضغط إلى مدخلات أخرى في صناعة أشباه الموصلات. إذ تصف التقارير ضغوطاً على HBM، وركائز ABF، وخدمات التجميع والاختبار، ومواد التغليف، ومكونات مرتبطة بها. إلا أن الأدلة المتاحة لا تثبت نقصاً كمياً أو صدمة سعرية محددة عبر صناعات غير مرتبطة بالذكاء الاصطناعي. وأقوى استنتاج تدعمه المصادر هو مزاحمة داخل منظومات الذاكرة والمرحلة الخلفية لأشباه الموصلات، لا اضطراب مقاس على مستوى الاقتصاد ككل.
يغيّر اختناق CoWoS لدى TSMC خريطة المنافسة في عتاد الذكاء الاصطناعي. فهو يدفع بعض أعمال التغليف الخلفية نحو Intel في ماليزيا، ويرفع القيمة الاستراتيجية لشركات مثل ASE ومصنعي الركائز، ويجعل EMIB-T أكثر أهمية باعتبارها مساراً ثانياً للتغليف.
لكن الأدلة لا تدعم رواية استحواذ Intel على السوق. فما زالت CoWoS منصة الإنتاج الناضجة والمعتمدة، بينما تقابل مزايا EMIB-T المعلنة في التكلفة ومردود الحزمة مشكلات لم تُحسم بعد في مردود ركائز ABF، إلى جانب موعد إنتاج واسع النطاق يستهدف 2027. وتتنوع سلسلة توريد رقائق الذكاء الاصطناعي لأنها مضطرة إلى ذلك، لا لأن بديلاً كاملاً عن TSMC يعمل بالفعل على نطاق واسع.
Studio Global AI
تتضمن هذه الصفحة إجابة مدعومة بالمصدر يمكنك المتابعة داخل Studio Global.
تفيد تقارير صناعية بأن سعة TSMC لتغليف CoWoS محجوزة حتى 2027، مع فترات انتظار تتراوح تقريباً بين 52 و78 أسبوعاً.
تفيد تقارير صناعية بأن سعة TSMC لتغليف CoWoS محجوزة حتى 2027، مع فترات انتظار تتراوح تقريباً بين 52 و78 أسبوعاً. تعمل TSMC على رفع سعة CoWoS من نحو 35 ألف بداية رقاقة شهرياً في أواخر 2024 إلى نحو 120–130 ألفاً بنهاية 2026، لكن الطلب لا يزال يتجاوز المعروض.
قد توفر تقنية Intel EMIB T مساراً بديلاً ابتداءً من 2027؛ إذ تشير تقارير صناعية إلى مردود تغليف يقترب من 90% وتكلفة تقل بنحو 40–50% عن CoWoS.