تقول هواوي إن كثافة الترانزستورات في Kirin 2026 ارتفعت بنحو 55%، فيما انخفضت الطاقة عند الأداء المماثل بنسبة 66% في NPU و58% في GPU و41% في نواة CPU عالية الأداء. عند 29 TOPS، أفادت الشركة بأن NPU عمل بتردد أقل 63% وجهد انخفض من 0.85 فولت إلى 0.55 فولت، مع تراجع كثافة الطاقة بنحو 73%.
نشر بواسطةتم التحرير باستخدام GPT-5.6 Terraتم إنشاء الصور باستخدام GPT Image 2
إجابة البحث

Create a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
تقدّم ورقة هي تينغبو شريحة Kirin 2026 بوصفها أول اختبار تجريبي لمنهج هواوي في تحجيم تاو (τ Scaling). والفكرة ليست أن التكديس العمودي يبرّد الشريحة تلقائياً، بل أن بنية LogicFolding قد تقلّص مسارات الإشارة الطويلة وتكلفة توزيع الساعة بالقدر الذي يتيح تنفيذ العمل نفسه بطاقة أقل، رغم ارتفاع الكثافة. وتبقى النتائج المتاحة قياسات صادرة عن الشركة في ورقة تمهيدية، لا شهادة حرارية مستقلة للمنتج ككل. 1
4
تقارن هواوي Kirin 2026 بتصميم مستوٍ سابق، وتذكر ارتفاع كثافة الترانزستورات من نحو 155 مليون إلى 238 مليون ترانزستور لكل ملم²، أي قرابة 55%. وعند مطابقة مستوى الأداء، تقول إن استهلاك الطاقة انخفض بمقدار: 1
2
هذه الأرقام تناقض الفكرة المطلقة القائلة إن منطقاً ثلاثي الأبعاد أكثر كثافة يعني بالضرورة حرارة أعلى. فإذا أُنجز الحمل نفسه بطاقة أقل، فقد تنخفض الطاقة الحرارية الواجب تبديدها عند نقطة التشغيل تلك. لكن ذلك لا يثبت أن كل حمل عمل، أو كل تغليف للشريحة، أو كل نقطة ساخنة سيكون أبرد. 1
6
عند حمل قدره 29 TOPS، وهو مقياس لعمليات الذكاء الاصطناعي في الثانية، تقول هواوي إن NPU في Kirin 2026 عملت بتردد ساعة أقل 63%، مع خفض الجهد من 0.85 فولت إلى 0.55 فولت، وانخفاض كثافة الطاقة بنحو 73%. وفي وضع موجه لأقصى أداء، يُقال إن الوحدة تصل إلى 70 TOPS. 1
20
التفسير الهندسي المباشر هو أن تقصير المسارات الحرجة للإشارات يوفّر هامشاً زمنياً. ويمكن تحويل هذا الهامش إلى تردد أقل، والأهم إلى جهد أقل، مع الإبقاء على الإنتاجية نفسها. ولأن الطاقة الديناميكية ترتبط بقوة بالجهد والتردد، يمكن أن تتراكم مكاسب الخفض في الاثنين.
لكن رقم 70 TOPS يكشف الوجه الآخر للفكرة: يمكن استهلاك الهامش الزمني نفسه في رفع الأداء بدلاً من توفير الطاقة. لذلك لا يمثل تحجيم تاو قانوناً تلقائياً لخفض الاستهلاك.
بالنسبة إلى GPU، تفيد هواوي بالحفاظ على 61 إطاراً في الثانية مع جهد أقل بنحو 200 ملي فولت، وخفض استهلاك الطاقة بنسبة 58% عند مطابقة الأداء. 3
21
تتميز NPU وGPU بالتوازي الكبير وكثافة نقل البيانات وتوزيع الساعة، ولذلك يُحتمل أن تستفيدا أكثر من تقليص الوصلات الطويلة. أما نواة CPU عالية الأداء فتتضمن اعتماديات تحكم أكثر تعقيداً، وذاكرات مخبأة وقيوداً صارمة على زمن الاستجابة. وهذا تفسير تقني معقول لكون خفضها المُبلغ عنه أقل، عند 41%، لكنه ليس تحليلاً سببياً مستقلاً يثبت سبب الفارق. 1
في LogicFolding، تُوزّع أجزاء من دائرة كانت مستوية في الأصل على طبقات نشطة عمودية، ترتبط عبر الربط الهجين. والهدف هو تحويل بعض الوصلات الأفقية الطويلة إلى وصلات عمودية قصيرة. وتعرّف هواوي τ بأنه زمن انتشار الإشارة في المسار الحرج، وتطرح LogicFolding كوسيلة لضغط هذا التأخير. 1
4
ووفقاً للورقة، ينخفض طول الوصلات في المسارات المطوية عادةً بنحو 20%، وقد يصل الخفض إلى 70% في المسارات الحرجة. وفي إحدى الكتل، انخفضت أسلاك الساعة 28% وتراجع عدد مخازن الساعة من نحو 43,600 إلى 19,000. 1
ولا تقتصر أهمية ذلك على السرعة: فأسلاك أقل ومخازن أقل تعني سعة كهربائية أقل تحتاج إلى الشحن والتفريغ، وبالتالي طاقة أقل للوصولات ولتوزيع الساعة. ومن هنا تربط هواوي بين تقصير المسارات الحرجة وخفض الجهد والطاقة.
كما يشير تباعد نقاط الربط الهجين البالغ 1.5 ميكرومتر ونحو 50 مليون وصلة عمودية إلى تكامل دقيق الحبيبات، لا مجرد تكديس قوالب مستقلة. وقد يسمح تباعد أدق مستقبلاً بنقل وصلات أكثر إلى الاتجاه العمودي، لكنه يرفع في المقابل صعوبة التصنيع والتصميم. 14
يمثل DSP التحفّظ الأهم على القراءة المتفائلة للنتائج. إذ يُقال إن التطبيق المطوي الأولي خفّض الطاقة الكلية 25%، لكنه رفع كثافة الطاقة 24% لأن المساحة تقلصت بوتيرة أسرع من الطاقة. 20
22
وهنا يجب التمييز بين مفهومين:
الثانية مهمة جداً للنقاط الساخنة والقيود الحرارية المحلية. وتذكر هواوي هدفاً أو نتيجة معلنة لاحقة لـDSP في Kirin 2027: خفض الطاقة 47% مع كثافة أقل من خط الأساس المستوي. لكن لا ينبغي اعتبار ذلك إثباتاً لنتائج Kirin 2026. 20
25
تدعم البيانات ادعاءً محدداً: في هذا التصميم، وعند أحمال الأداء المتطابق المحددة، يبدو أن إعادة تنظيم الوصلات طوبولوجياً سمحت بكثافة أعلى وطاقة أقل في كتل حوسبة مهمة. وهذا يطرح مساراً محتملاً لتحسينات ما بعد قانون مور من دون انتقال فوري إلى عقدة ليثوغرافيا جديدة. 1
4
لكنها لا تثبت أن:
تتعامل هواوي مع τ كمتغير تصميم زمني، لا كبديل مباشر للتصغير الهندسي وحده: فتقليل زمن انتشار الإشارة يمنح المصمم خيارات بين الطاقة والأداء. لكن إن استُخدم كامل الهامش الزمني لرفع التردد، فقد تتقلص فائدة الطاقة والحرارة أو تختفي.
وتبقى تحديات صعبة، منها انحناء الرقاقات، والمحاذاة الدقيقة بين الطبقات، وتأثير العيوب ومردود التصنيع مع تباعد الربط الأدق، وتوصيل الطاقة، وسلامة الإشارة، وأدوات أتمتة التصميم الإلكتروني التي تحسن القيود الحرارية والكهربائية والفيزيائية معاً. لذلك فإن Kirin 2026 إشارة مهمة إلى أن التكامل ثلاثي الأبعاد قد يُستخدم لتحسين كفاءة الطاقة، لا دليلاً نهائياً على حل مشكلة حرارة المنطق ثلاثي الأبعاد. 1
6
Studio Global AI
تتضمن هذه الصفحة إجابة مدعومة بالمصدر يمكنك المتابعة داخل Studio Global.
تقول هواوي إن كثافة الترانزستورات في Kirin 2026 ارتفعت بنحو 55%، فيما انخفضت الطاقة عند الأداء المماثل بنسبة 66% في NPU و58% في GPU و41% في نواة CPU عالية الأداء.
تقول هواوي إن كثافة الترانزستورات في Kirin 2026 ارتفعت بنحو 55%، فيما انخفضت الطاقة عند الأداء المماثل بنسبة 66% في NPU و58% في GPU و41% في نواة CPU عالية الأداء. عند 29 TOPS، أفادت الشركة بأن NPU عمل بتردد أقل 63% وجهد انخفض من 0.85 فولت إلى 0.55 فولت، مع تراجع كثافة الطاقة بنحو 73%.
يُعد DSP الاستثناء الأهم: انخفضت طاقته الكلية 25%، لكن كثافة الطاقة ارتفعت 24%، ما يذكّر بأن خفض الاستهلاك لا يعني تلقائياً خفض المخاطر الحرارية الموضعية.
تقول هواوي إن كثافة الترانزستورات في Kirin 2026 ارتفعت بنحو 55%، فيما انخفضت الطاقة عند الأداء المماثل بنسبة 66% في NPU و58% في GPU و41% في نواة CPU عالية الأداء. عند 29 TOPS، أفادت الشركة بأن NPU عمل بتردد أقل 63% وجهد انخفض من 0.85 فولت إلى 0.55 فولت، مع تراجع كثافة الطاقة بنحو 73%.
نشر بواسطةتم التحرير باستخدام GPT-5.6 Terraتم إنشاء الصور باستخدام GPT Image 2
إجابة البحث

Create a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
تقدّم ورقة هي تينغبو شريحة Kirin 2026 بوصفها أول اختبار تجريبي لمنهج هواوي في تحجيم تاو (τ Scaling). والفكرة ليست أن التكديس العمودي يبرّد الشريحة تلقائياً، بل أن بنية LogicFolding قد تقلّص مسارات الإشارة الطويلة وتكلفة توزيع الساعة بالقدر الذي يتيح تنفيذ العمل نفسه بطاقة أقل، رغم ارتفاع الكثافة. وتبقى النتائج المتاحة قياسات صادرة عن الشركة في ورقة تمهيدية، لا شهادة حرارية مستقلة للمنتج ككل. 1
4
تقارن هواوي Kirin 2026 بتصميم مستوٍ سابق، وتذكر ارتفاع كثافة الترانزستورات من نحو 155 مليون إلى 238 مليون ترانزستور لكل ملم²، أي قرابة 55%. وعند مطابقة مستوى الأداء، تقول إن استهلاك الطاقة انخفض بمقدار: 1
2
هذه الأرقام تناقض الفكرة المطلقة القائلة إن منطقاً ثلاثي الأبعاد أكثر كثافة يعني بالضرورة حرارة أعلى. فإذا أُنجز الحمل نفسه بطاقة أقل، فقد تنخفض الطاقة الحرارية الواجب تبديدها عند نقطة التشغيل تلك. لكن ذلك لا يثبت أن كل حمل عمل، أو كل تغليف للشريحة، أو كل نقطة ساخنة سيكون أبرد. 1
6
عند حمل قدره 29 TOPS، وهو مقياس لعمليات الذكاء الاصطناعي في الثانية، تقول هواوي إن NPU في Kirin 2026 عملت بتردد ساعة أقل 63%، مع خفض الجهد من 0.85 فولت إلى 0.55 فولت، وانخفاض كثافة الطاقة بنحو 73%. وفي وضع موجه لأقصى أداء، يُقال إن الوحدة تصل إلى 70 TOPS. 1
20
التفسير الهندسي المباشر هو أن تقصير المسارات الحرجة للإشارات يوفّر هامشاً زمنياً. ويمكن تحويل هذا الهامش إلى تردد أقل، والأهم إلى جهد أقل، مع الإبقاء على الإنتاجية نفسها. ولأن الطاقة الديناميكية ترتبط بقوة بالجهد والتردد، يمكن أن تتراكم مكاسب الخفض في الاثنين.
لكن رقم 70 TOPS يكشف الوجه الآخر للفكرة: يمكن استهلاك الهامش الزمني نفسه في رفع الأداء بدلاً من توفير الطاقة. لذلك لا يمثل تحجيم تاو قانوناً تلقائياً لخفض الاستهلاك.
بالنسبة إلى GPU، تفيد هواوي بالحفاظ على 61 إطاراً في الثانية مع جهد أقل بنحو 200 ملي فولت، وخفض استهلاك الطاقة بنسبة 58% عند مطابقة الأداء. 3
21
تتميز NPU وGPU بالتوازي الكبير وكثافة نقل البيانات وتوزيع الساعة، ولذلك يُحتمل أن تستفيدا أكثر من تقليص الوصلات الطويلة. أما نواة CPU عالية الأداء فتتضمن اعتماديات تحكم أكثر تعقيداً، وذاكرات مخبأة وقيوداً صارمة على زمن الاستجابة. وهذا تفسير تقني معقول لكون خفضها المُبلغ عنه أقل، عند 41%، لكنه ليس تحليلاً سببياً مستقلاً يثبت سبب الفارق. 1
في LogicFolding، تُوزّع أجزاء من دائرة كانت مستوية في الأصل على طبقات نشطة عمودية، ترتبط عبر الربط الهجين. والهدف هو تحويل بعض الوصلات الأفقية الطويلة إلى وصلات عمودية قصيرة. وتعرّف هواوي τ بأنه زمن انتشار الإشارة في المسار الحرج، وتطرح LogicFolding كوسيلة لضغط هذا التأخير. 1
4
ووفقاً للورقة، ينخفض طول الوصلات في المسارات المطوية عادةً بنحو 20%، وقد يصل الخفض إلى 70% في المسارات الحرجة. وفي إحدى الكتل، انخفضت أسلاك الساعة 28% وتراجع عدد مخازن الساعة من نحو 43,600 إلى 19,000. 1
ولا تقتصر أهمية ذلك على السرعة: فأسلاك أقل ومخازن أقل تعني سعة كهربائية أقل تحتاج إلى الشحن والتفريغ، وبالتالي طاقة أقل للوصولات ولتوزيع الساعة. ومن هنا تربط هواوي بين تقصير المسارات الحرجة وخفض الجهد والطاقة.
كما يشير تباعد نقاط الربط الهجين البالغ 1.5 ميكرومتر ونحو 50 مليون وصلة عمودية إلى تكامل دقيق الحبيبات، لا مجرد تكديس قوالب مستقلة. وقد يسمح تباعد أدق مستقبلاً بنقل وصلات أكثر إلى الاتجاه العمودي، لكنه يرفع في المقابل صعوبة التصنيع والتصميم. 14
يمثل DSP التحفّظ الأهم على القراءة المتفائلة للنتائج. إذ يُقال إن التطبيق المطوي الأولي خفّض الطاقة الكلية 25%، لكنه رفع كثافة الطاقة 24% لأن المساحة تقلصت بوتيرة أسرع من الطاقة. 20
22
وهنا يجب التمييز بين مفهومين:
الثانية مهمة جداً للنقاط الساخنة والقيود الحرارية المحلية. وتذكر هواوي هدفاً أو نتيجة معلنة لاحقة لـDSP في Kirin 2027: خفض الطاقة 47% مع كثافة أقل من خط الأساس المستوي. لكن لا ينبغي اعتبار ذلك إثباتاً لنتائج Kirin 2026. 20
25
تدعم البيانات ادعاءً محدداً: في هذا التصميم، وعند أحمال الأداء المتطابق المحددة، يبدو أن إعادة تنظيم الوصلات طوبولوجياً سمحت بكثافة أعلى وطاقة أقل في كتل حوسبة مهمة. وهذا يطرح مساراً محتملاً لتحسينات ما بعد قانون مور من دون انتقال فوري إلى عقدة ليثوغرافيا جديدة. 1
4
لكنها لا تثبت أن:
تتعامل هواوي مع τ كمتغير تصميم زمني، لا كبديل مباشر للتصغير الهندسي وحده: فتقليل زمن انتشار الإشارة يمنح المصمم خيارات بين الطاقة والأداء. لكن إن استُخدم كامل الهامش الزمني لرفع التردد، فقد تتقلص فائدة الطاقة والحرارة أو تختفي.
وتبقى تحديات صعبة، منها انحناء الرقاقات، والمحاذاة الدقيقة بين الطبقات، وتأثير العيوب ومردود التصنيع مع تباعد الربط الأدق، وتوصيل الطاقة، وسلامة الإشارة، وأدوات أتمتة التصميم الإلكتروني التي تحسن القيود الحرارية والكهربائية والفيزيائية معاً. لذلك فإن Kirin 2026 إشارة مهمة إلى أن التكامل ثلاثي الأبعاد قد يُستخدم لتحسين كفاءة الطاقة، لا دليلاً نهائياً على حل مشكلة حرارة المنطق ثلاثي الأبعاد. 1
6
Studio Global AI
تتضمن هذه الصفحة إجابة مدعومة بالمصدر يمكنك المتابعة داخل Studio Global.
تقول هواوي إن كثافة الترانزستورات في Kirin 2026 ارتفعت بنحو 55%، فيما انخفضت الطاقة عند الأداء المماثل بنسبة 66% في NPU و58% في GPU و41% في نواة CPU عالية الأداء.
تقول هواوي إن كثافة الترانزستورات في Kirin 2026 ارتفعت بنحو 55%، فيما انخفضت الطاقة عند الأداء المماثل بنسبة 66% في NPU و58% في GPU و41% في نواة CPU عالية الأداء. عند 29 TOPS، أفادت الشركة بأن NPU عمل بتردد أقل 63% وجهد انخفض من 0.85 فولت إلى 0.55 فولت، مع تراجع كثافة الطاقة بنحو 73%.
يُعد DSP الاستثناء الأهم: انخفضت طاقته الكلية 25%، لكن كثافة الطاقة ارتفعت 24%، ما يذكّر بأن خفض الاستهلاك لا يعني تلقائياً خفض المخاطر الحرارية الموضعية.